高速信号线的AC耦合电容布线问题

lucien · 发表于 2020-10-7 11:30

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

在USB3.0或SATA III等高速差分接口设备，需要使用AC耦合电容，但有的资料说AC电容下面需要挖空，可以减小寄生电容，但这样阻抗不就不连续了吗？图中的做法对吗？对此比较疑惑，请大家指点。

lucien · 发表于 2020-10-7 11:50

这种处理方式是根据文档AN70707来进行操作的，但我比较疑惑。

bizer178 · 发表于 2020-10-7 16:08

挖一层是要参考第三层或是更下层的参考平面
因为Trace变大(电容 PAD)必须拉大距离,让阻抗不要变化这么大
最好还是用模拟软体跑过一次

参考
http://www.edadoc.com/cn/technicalarticle/Show.aspx?id=452
http://murata.eetrend.com/article/2018-05/1001628.html

haveok · 发表于 2020-10-7 19:30

底下挖空是为了阻抗匹配，不挖空的话会降得比较多

lucien · 发表于 2020-10-7 21:48

bizer178 发表于 2020-10-07 16:08:24
0 j6 y# z; f  W挖一层是要参考第三层或是更下层的参考平面
0 Z7 N( Y7 F6 G7 m$ l8 g: @$ j因为Trace变大(电容 PAD)必须拉大距离,让阻抗不要变化这么大% R9 c7 x+ O6 ?) Y# o9 o4 D8 n
最好还是用模拟软体跑过一次
( X' A( L) o7 S( y  w1 b) \/ q) F  D
参考
# l; L# [; H8 |5 l1 Hhttp://www.edadoc.com/cn/technicalarticle/Show.aspx?id=452  M1 k8 b( v5 p/ q5 P3 ~
http://murata.eetrend.com/article/2018-05/1001628.html

可是我好像整体挖空了，这样就会有问题了吧？

lucien · 发表于 2020-10-7 22:02

bizer178 发表于 2020-10-07 16:08:24
* Q: s$ _1 P1 \1 M挖一层是要参考第三层或是更下层的参考平面
! d& ^, V) |2 C" Q- u7 I% T& Z: O因为Trace变大(电容 PAD)必须拉大距离,让阻抗不要变化这么大
. s$ U. P" _1 g+ X3 E" l最好还是用模拟软体跑过一次% Z; ~% U, @! ^# J: ?* k! Z5 z; p

1 ^) o: H# x" p& v" g( y参考 H1 n, {# {) H4 H" G5 d
http://www.edadoc.com/cn/technicalarticle/Show.aspx?id=4529 ~, k. }1 S* Q7 c0 \) S. Z( A
http://murata.eetrend.com/article/2018-05/1001628.html

嗯，看了参考文章，明白了很多，谢谢您

guyuesheshou · 发表于 2020-10-12 08:02

学习学习

刘平 · 发表于 2020-10-12 11:03

焊盘当做走线，焊盘那很宽，相当于走线变宽，这样阻抗变小了，现在挖铜让它隔层参考，参考距离变大，保持阻抗。

lucien · 发表于 2020-10-17 14:42

刘平发表于 2020-10-12 11:03
+ o; D) Z' C# q+ Z& l. `焊盘当做走线，焊盘那很宽，相当于走线变宽，这样阻抗变小了，现在挖铜让它隔层参考，参考距离变大，保持阻 ...

嗯嗯，明白啦，谢谢回答

帐号		自动登录	找回密码
密码			注册

高速信号线的AC耦合电容布线问题

EDA365欢迎您登录！

点评

浏览过的版块

推荐内容 /1