|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在周五股市大红的背景下，攻城狮们迎来了又一次难得的上课机会。双喜临门。
# F# E ^6 {$ g7 A 今天终于RP爆发了。到了培训室的时候，居然还有大把空位！我和我的XXX都惊呆了！然后阿杜就带着签到表来到了面前。赶紧就签个名，霸了一个位。出师顺利！! | x" {$ e' n U
这次的内容基本上是DDR专题。; l: o" X' y; L# [" r: H
首先介绍了本次课件的HDTV的CPU、板子整体布局情况以及叠层设计等。
4 Q4 @' R) P. J5 I7 T 课件为10层板。由于板子需要EMC认证，所以板子的外层不走DDR等高速线。这样内层的布线层就捉襟见肘了。摆在面前有两条路：1.加层。2.牺牲平面层，换成走线层。性能与成本权衡折中。
% {0 b5 L3 p# ?5 V% i/ M$ w 凡是地球人的老板都不会同意加层。做生意，成本很重要。除非那种土豪的军企就不差钱。
7 u; q f0 }/ }* }# x; a, a 插播一个软件知识。曼哈顿距离是指两个直角边的长度。一直有听说这个名词。但是实际意思只有19号才明白了。
: |* S. m. l* J 接着就是DDR专题了。对于DDR3来说，T型拓扑好？还是fly-by拓扑好？没有大数据支撑是不行的。/ K* N, V1 M$ z
随后阿杜找了一个DDR3用了T型拓扑的板子。用cadence自带的仿真工具查看眼图。眼图张开小。接着换了一个DDR3用了fly-by拓扑的板子。还是用Cadence自带的仿真工具查看眼图。这次眼图张开就比较大了。比较一下，明摆着就是fly-by拓扑的信号质量好。
2 ^; {$ `8 Z1 C. P 还有一些DDR的知识点统一列举如下：
+ I' U X/ ?4 E# N0 t 1.DDR3芯片内部集成数据线匹配终结技术ODT，无需外部匹配端接。请注意，地址线、命令线依然需要外部匹配端接。
: h: Y6 Y m/ x4 n- l/ J 2.DDR1，DDR2，DDR3的特点比较。可以利用其电源电压的不同来判断属于哪一种DDR。如：DDR3是1.5V。当然低电压的DDR就另算了。
1 R8 |$ C: |; F5 R8 B& }; [+ a z 3.如果主控IC支持读写平衡技术（write leveling），DQS与时钟线一般就无等长误差要求。不过还是以layout guide或者datasheet的说明为准。/ o5 |7 z* V! k0 q
4.DDR的VREF线不能太细，至少15mil，以降低压降损失。走线尽量短，防止受干扰。VREF线属于电压敏感型，操作时注意电压衰减。
. ^$ k' i; ?0 V8 A+ U 中途正入迷的时候，阿杜突然打开一个skill。大大的“抽奖程序SKILL”几个字亮瞎了我们。这绝对是本次培训最大的亮点！难道这次我有机会抽个iPad？或者iphone也行。难道这次要打破我任何时候都抽不到奖的历史神话？# V X& K# _5 F3 Q8 x
后来阿杜说了，这是skill的Rock版主特别地为EDA365贡献的一个喜闻乐见的人见人爱的skill。不鼓掌简直说不过去啊！几十双手以高频率宽振幅发出了悦耳的掌声。每次抽一个，每人一个特制小礼物。第一轮抽奖完毕。
# o0 i5 h! R5 `7 [- n 然后就是说电源了。电源的重要性就不多说了。重点说了采样电路。有例子说明，一个图就是一个真理！在简单开关电源电路中，输入地与输出地最后共地，直接连起来，使输入回路和输出回路的面积最小。
B' a' l8 v! G o 第二轮抽奖开始。这次的奖品绝对影响空前，是jimmy版主赞助了编写的三本书。价值连城。其中两本都被第一排的妹子拿走了。祝妹子学有所成！第二轮抽奖完毕。第三轮抽奖就坐等下次了。- L' N/ ~. R0 \8 N: [2 s2 C
后来就是说接口电路了。机壳地与板内地不应直接相连，最后加磁珠或者高压电容再连接。高压电容必须耐压2000V以上。其他的知识点比较琐碎，这里就不啰嗦了。( U: x n u- u) }: H
/ R) d! w4 {% R8 n9 g3 s& l! C
2 i* S/ y- w. s- ~, {' v* L |
评分
-
查看全部评分
|
/1 
发表于 2015-7-21 00:53
收藏
淘帖
支持！
反对！
发表于 2015-7-21 09:29
楼主
