|
EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
本帖最后由 ygcgsa 于 2018-12-17 15:40 编辑 % ?0 i7 [* c/ s! y; i) Q
/ r8 K& S2 F) n/ `1 s3 v
某公司高级layout工程师面试题目,看看你会几题。. c8 Z: N' f# Y6 ~
$ w8 y" w8 w( o
8 j# F' E+ z8 j$ l: A% A是拉线工,还是高级工程师,看看你们平时的积累如何。
' W5 ], i6 ~# ]6 b+ `8 F) R3 S0 H' @. _/ A( p, ]% b* m
8 Y& F4 I9 R6 f; A6 P; }1,pcb上的阻抗怎么控制?) q7 N7 @3 t2 ~
# z* |$ X4 t. H7 U8 W, ]* F" d& N
2,信号线的传输速率是多少?% M+ p" p/ n- t. b, G
% h: ^5 |2 K1 _$ b( M3,CMOS器件输入管脚在电路中要如何处理?为什么?+ d, S! U$ q( |5 {# A" s H: v/ o: R) _
( ~, Q Z b1 j# K t4,TTL电路不能直接驱动CMOS电路的原因是什么?
4 x$ j* y! I: B, i, x* c+ W' f7 @1 N- R# {, f
5,较长的时钟信号要走带状线的原因是什么?& P/ W' j* _7 i- u0 |4 r
_8 Y& O. a- G4 [; u9 E6 D+ l. M+ U7 [) h& f5 A
6,四片DDR2顶底对贴布局需要注意哪些方面?试讲出其中六点。8 y1 P$ Y u' s6 a1 z
- v4 i7 g) p! u& Q6 C, ^
7,ODT信号有什么作用?layout应如何处理?! l7 v# w( J) ~& Q# z. u2 l1 o0 ] H- }
" @- f- l& g9 V
: t1 r. ]1 x" S( `5 A' j8,VTT和VREF是否能共用?为什么?$ N6 u/ K$ J& b1 M: y j9 ^! x$ Z I- I
6 [. y3 S3 K$ P" y& z: s$ Z: F3 U1 x; A
6 P3 A, ]2 l8 n1 _9,DDR3的最高工作频率是多少?# J6 ^* o0 U; v6 `7 e8 P8 ^/ D) w- X9 h* t
( f- v P9 [) I% s! ^7 z ?* s: w2 Z" u: j
10,多片DDR3为什么优先走fly-by拓扑? |
- y0 ^+ N) x- |( z- k. ^! Z7 h9 h |
|