lattice

pgm58 · 发表于 2014-12-17 16:33

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

最近刚接触lattice，用的设计工具是diamond2.1，想从quarters ii移植一个工程过来，但是在diamond下编译出错：Identifier basic is not declared；网上lattice的资料挺少的，想问下哪位大侠知道如何解决，源代码如下:

包的建立：（并放到库中）

library IEEE;

use IEEE.STD_LOGIC_1164.all;

package comps is

procedure and2(signal a:in std_logic;

signal b: in std_logic;

signal c: out std_logic);

procedure or2( signal a:in std_logic;

signal b: in std_logic;

signal c

ut std_logic);

end comps;

package body comps is

procedure and2(signal a:in std_logic;

库的调用；

library IEEE;

use IEEE.STD_LOGIC_1164.ALL;

use IEEE.STD_LOGIC_ARITH.ALL;

use IEEE.STD_LOGIC_UNSIGNED.ALL;

library basic;

use basic.comps.all;

entity usage is

Port ( a : in std_logic;

b : in std_logic;

c : in std_logic;

s : out std_logic);

end usage;

architecture Behavioral of usage is

signal tmp:std_logic;

begin

u1:and2(a,b,tmp);

u2

r2(tmp,c,s);

end Behavioral;

路径如下图：

zgq800712 · 发表于 2014-12-17 19:10

你还是换Verilog试试吧。或者不要用库和例化试试直接VHDL逻辑操作不要包操作例化。

pgm58 · 发表于 2014-12-17 20:40

zgq800712 发表于 2014-12-17 19:10
, K2 M( o. ` q/ r4 f2 _. q你还是换Verilog试试吧。或者不要用库和例化试试直接VHDL逻辑操作不要包操作例化。

谢谢你的回答，这个代码只是个事例，我要移植的工程还是挺大的，而且里面很多这样的库

pgm58 · 发表于 2014-12-17 21:38

zgq800712 发表于 2014-12-17 19:10
, L! j+ ]9 p% o$ P7 E你还是换Verilog试试吧。或者不要用库和例化试试直接VHDL逻辑操作不要包操作例化。

是不是可以用那个symbol library file来创建，他的错误说：'comps' is not compiled in library basic就是这个文件没有编译，估计是我不会用这个软件导致

zgq800712 · 发表于 2014-12-17 22:28

pgm58 发表于 2014-12-17 21:385 [. _+ t) F9 c. n. ?) W
是不是可以用那个symbol library file来创建，他的错误说：'comps' is not compiled in library basic就 ...

这个不懂，不知道怎么搞库，怎么编译。
按你第一个好想还是库声明声明的问题，下面又是comps没有编译。再找找吧，可能是设置或者文件编译问题，这个分编译先后顺序优先级吗？要特别设置吗？

pgm58 · 发表于 2014-12-18 10:11

问题解决了，把：
library basic;
use basic.comps.all;
改为:
use comps.all;
就通过了，奇怪。

帐号		自动登录	找回密码
密码			注册

lattice

EDA365欢迎您登录！

浏览过的版块

推荐内容 /1