大家看看这板子怎么样？

zzlhappy · 发表于 2013-9-4 11:38

为什以要这样叠层呢？怎么喜欢把铜铺到板框外面呢？还感觉电源部的布局不理想，有考虑过制程工艺那一块？

yuanzekun168 · 发表于 2013-9-4 11:44

zzlhappy 发表于 2013-9-4 11:381 c/ V7 P" u* A: H+ k# r
为什以要这样叠层呢？怎么喜欢把铜铺到板框外面呢？还感觉电源部的布局不理想，有考虑过制程工艺那一块？

请指点

西柯一梦 · 发表于 2013-9-4 11:53

本帖最后由西柯一梦于 2013-9-4 11:59 编辑

感觉比较一般3V3有瓶颈

myl593799546 · 发表于 2013-9-4 16:22

yuanzekun168 发表于 2013-9-4 11:04, `+ C. y" w: T8 z! j, h
，什么意思

不赖不赖{:soso_e144:}

yuanzekun168 · 发表于 2013-9-4 16:26

myl593799546 发表于 2013-9-4 16:228 j+ {- z0 }, R& e8 a% {; Z
不赖不赖

{:soso_e113:} {:soso_e113:}

xiaoyangren · 发表于 2013-9-5 14:10

嗜血大能猫发表于 2013-9-2 19:07) a4 r+ S' g" g* y: B* a; i
随便看了下，有个大问题，楼主怎么把DDR的DQS当单端走了呢？那个可是差分时钟啊

弱弱的问一下，我走的ARM9配DDR2的，DQS线我走的单端的呢，工程师跑400M，没有出现乱码什么的。会不会曾在什么隐患？
之前lay的两块都没有出现什么问题，现在在整第三块了，刚给改正了过来。
悲催啊，都没注意这些。

帐号		自动登录	找回密码
密码			注册

推荐内容 /1