找回密码
 注册
关于网站域名变更的通知
查看: 621|回复: 7
打印 上一主题 下一主题

UCC5350高侧PWM驱动求助

[复制链接]
  • TA的每日心情
    开心
    2019-11-28 15:03
  • 签到天数: 1 天

    [LV.1]初来乍到

    跳转到指定楼层
    1#
     楼主| 发表于 2025-4-2 09:33 | 只看该作者 |只看大图 回帖奖励 |倒序浏览 |阅读模式

    EDA365欢迎您登录!

    您需要 登录 才可以下载或查看,没有帐号?注册

    x
    本帖最后由 流誓星空 于 2025-4-2 09:41 编辑
    $ Y4 K! P1 N8 p! ~5 M7 a; N
    - N. U! v& d0 \; ^
    大家好,我设计了如下图所示的一个电路,用于PWM驱动28V高侧开关。在输出端对地加了10uF电容滤波。
    电路简介:UCC14131是隔离电源芯片,为驱动器提供次级侧电源。驱动器UCC5350SBD对MOS管高侧开关。
    输入PWM频率:100KHz,占空比0~100%。
    目前遇到的问题是,MOS管输出端(S极)对地放置10uF电容滤波时,会导致输入端(D极)电压纹波增大,在低占空比的情况下,输入端的电压会出现明显的过冲(振铃),最高能到80多V。如下图所示。
    开始我们在输入端加对地电容,过冲有所缓解,在25~29V之间波动,但低占空比的情况下也会产生50V左右的明显的30-40ns的过冲,。如下面两幅图所示:

    ' ^% M# \9 S+ K7 |, E5 C7 V
    后来,通过示波器测量发现,这一过冲与MOS管关断有关,于是我们考虑增大驱动器VOUL端的R2,虽然有效果,R2从3.3欧增大到300欧时,输入端过冲下降到了33V,但同时也使输出的功率增加,大约0.5%占空比对应50%满功率输出(原先为大约10%占空比对应50%满功率输出),这个也是我们不想看到的。

    , m* ~# G. \8 q1 E* Z) @& [9 u" G
    麻烦同学们帮忙分析一下原因吧,看看有什么好的解决办法?

    $ [. A$ Y# ^0 X% U! s0 A* j
  • TA的每日心情

    2025-7-22 15:01
  • 签到天数: 8 天

    [LV.3]偶尔看看II

    2#
    发表于 2025-4-14 11:41 | 只看该作者
    1、纹波过大是因为mos的寄生电感引起,mos突然关断会导致di/dt增大,电感电流不能突变导致寄生参数发生了阻尼振荡
    & @( `$ W$ V% O+ ?- o2 a+ r2、加输出电容实际上是增大了负载,mos突然导通,输出电容对地实际上可视为短路,充电电流很大,此时关断mos,di/dt会更大
    / _- O$ R8 z: ~( s/ F6 d$ A0 h3、增加输入电容,该电容作为bulk电容起了稳压作用,或者说增大了V28电源带负载的能力,因此能减轻振铃问题( k4 {) P/ i) @* N# e  i. U$ E
    4、更改R2实际上是减缓了mos的关断斜率,此时di/dt变小,因此振铃程度降低8 Q. c4 m+ U: m( s  p
    5、低占空比和高占空比的存在区别,尤其是低占空比振铃更大,个人猜测是因为输出电容没充满电,电容还在充电因此mos电流还是很大,高占空比时电容已经充了很多电,此时mos电流比低占空比更小,振铃更小  ]) e, e4 ~' \
    , A- R" a: p6 W
    主因:mos寄生电感的存在和V28带负载能力偏弱7 r& D- O2 h; Y  A/ D% N6 u
    解决方法:1、增大输入电容;2、针对振铃的频率加对应电容

    点评

    感谢大佬  详情 回复 发表于 2025-4-20 22:21

    该用户从未签到

    3#
    发表于 2025-4-14 13:15 | 只看该作者
    这个图是参考的是自己想的,这么搞隔离无意义。ds电压超标问题先放一边吧

    点评

    龙哥,细说,“隔离无意义”是因为共地吗  详情 回复 发表于 2025-4-14 14:33
  • TA的每日心情

    2025-7-22 15:01
  • 签到天数: 8 天

    [LV.3]偶尔看看II

    4#
    发表于 2025-4-14 14:33 | 只看该作者
    huo_xing 发表于 2025-4-14 13:15; r6 o& {" c+ A3 c
    这个图是参考的是自己想的,这么搞隔离无意义。ds电压超标问题先放一边吧
    . U, d2 Y: [/ _
    龙哥,细说,“隔离无意义”是因为共地吗
    : T. v$ j' j! Z6 E

    点评

    VDD和VCC2搭一起,VEE和VEE2搭一起,然后把功率端28V的gnd也并进来。分析下mos导通和关闭时mos的ds是什么情况?导通12V隔离电源的左右两侧还是12V吗?  详情 回复 发表于 2025-4-14 15:09

    该用户从未签到

    5#
    发表于 2025-4-14 15:09 | 只看该作者
    Dc2024101522a 发表于 2025-4-14 14:33! L$ x2 i3 X5 [
    龙哥,细说,“隔离无意义”是因为共地吗
    . b' }$ J8 F3 l/ }# {
    VDD和VCC2搭一起,VEE和VEE2搭一起,然后把功率端28V的gnd也并进来。分析下mos导通和关闭时mos的ds是什么情况?导通12V隔离电源的左右两侧还是12V吗?
    2 y# F0 w: q2 e2 Y0 t, j
  • TA的每日心情
    开心
    2019-11-28 15:03
  • 签到天数: 1 天

    [LV.1]初来乍到

    6#
     楼主| 发表于 2025-4-20 22:21 | 只看该作者
    Dc2024101522a 发表于 2025-4-14 11:41
    7 }7 B& Q( L0 ~. o8 l4 |1、纹波过大是因为mos的寄生电感引起,mos突然关断会导致di/dt增大,电感电流不能突变导致寄生参数发生了阻 ...

    ) ]+ h0 T7 e$ W1 s7 x感谢大佬) a3 q; f' U/ c/ W

    点评

    还有一点就是隔离设计不合理,隔离是将前后网络通过物理手段隔开,包括地平面和电源,现在你的供电是分开的,但是隔离芯片的前后级的地还是一起的,这样是起不到隔离作用 还有就是,后面有测电流吗,高低占空比的区  详情 回复 发表于 2025-4-21 15:27
  • TA的每日心情

    2025-7-22 15:01
  • 签到天数: 8 天

    [LV.3]偶尔看看II

    7#
    发表于 2025-4-21 15:27 | 只看该作者
    流誓星空 发表于 2025-4-20 22:21" h. M$ y5 y% O! G: v) Y
    感谢大佬

      @+ O& ^2 _2 b0 P还有一点就是隔离设计不合理,隔离是将前后网络通过物理手段隔开,包括地平面和电源,现在你的供电是分开的,但是隔离芯片的前后级的地还是一起的,这样是起不到隔离作用# `/ d9 Q6 e5 r
    还有就是,后面有测电流吗,高低占空比的区别也是我的猜测,没有把握,所以我想看看电流图
    ( E) m' p  l0 S& ]3 o2 y) Q& h, `

    点评

    抱歉,最近比较忙暂时不会测试了。只能把之前的测试情况大致跟你说一下。后续有机会的话,还可以继续测试。1. 放置1uF电容条件下,28V输出电流与占空比的关系:随着占空比从0.1%开始增加,28V输出电流迅速增加,但占  详情 回复 发表于 2025-4-21 19:09
  • TA的每日心情
    开心
    2019-11-28 15:03
  • 签到天数: 1 天

    [LV.1]初来乍到

    8#
     楼主| 发表于 2025-4-21 19:09 | 只看该作者
    本帖最后由 流誓星空 于 2025-4-21 19:11 编辑
    % ^, q9 \7 L. [) ~4 ^" T
    Dc2024101522a 发表于 2025-4-21 15:274 [' Q! J8 C* E
    还有一点就是隔离设计不合理,隔离是将前后网络通过物理手段隔开,包括地平面和电源,现在你的供电是分开 ...

    % P& U: ^* V' R4 Q: }抱歉,最近比较忙暂时不会测试了。只能把之前的测试情况大致跟你说一下。后续有机会的话,还可以继续测试。1. 放置1uF电容条件下,28V输出电流与占空比的关系:随着占空比从0.1%开始增加,28V输出电流迅速增加,但占空比从5%增加到10%过程中,28V输出电流会出现一个明显的下降,可能是发生了某种谐振(具体原因我也不清楚)。" Q$ A# T- \5 w! g6 z1 I% e
    2.放置1uF电容条件下,大功率负载(10.5欧)时,占空比达到1%后,MOS管就开始发热、冒烟,说明MOS管出了问题。
    2 ?2 ?5 }+ Z1 }. G4 o7 t* h3.在测试中发现,0.1uF1uF10uF均能引起该振荡现象。
    " ~# W+ A; z( l$ ^' D9 N7 D9 c3 o4.原先OUTH端串联的电阻为10欧,将OUTH端的电阻增大至300欧、1K欧,可以在一定程度上缓解该现象(过冲只在10%~20%占空比下比较明显,且有一定的下降),但无法根除。
    : M% }; v- Q! o( C5.原先OUTL端串联的电阻为3.3欧,将其增大至300欧,会导致下降时间过长,2%的占空比输出功率就接近满功率了。/ z/ r3 c, ^& h/ ?; L
    6.所用芯片为隔离电源芯片,但测试没有用差分探头,所以测量过程中会使被测点与GND导通(虽然是经过兆欧级别的电阻导通),导致测试结果存在不准的可能,可以考虑使用差分探头测量。
    , k8 v  u2 r3 X7.该电路输出端有电容的情况下,产生的干扰已经能影响到FPGA输出端了(后面我用FPGA模拟信号发生器)。使用FPGAPWM频率1K,占空比10%驱动,输出端电容0.1uF,负载10.5欧,PWM输出后,听到刺耳的鸣响,音量不大。测量PWM输入端,有一个10V左右的过冲,说明这个EMC都通过245干扰到FPGA源端了,过了几秒,应该是FPGA管脚被10V的干扰烧坏了。给FPGA板卡供电的5V电流从平时的0.04A增大到0.12A。后面试了一下,应该只是对应的FPGA管脚烧坏了,别的还能用。
    4 y! N3 g" H$ C5 ]1 |* P" s& j/ P1 {/ O6 k0 |- g0 F. p0 Y0 c
    % `3 M! h5 {6 z3 N

    ; q- W( i) t' r1 ?% P
    : L# h: s' ?5 k! Z3 l
    我个人的看法是,这种电路的干扰很大,最好不要采用(或者可以试试在28V输入端加理想二极管电路)。我看TI出了很多高侧开关芯片,PWM最高只到2-3KHz,上升和下降时间都是几十us,估计是他们也知道上升下降速度过快,会导致严重的EMI问题吧。- `+ f2 W2 a! E  c2 f& b: a( v! y( h
    您需要登录后才可以回帖 登录 | 注册

    本版积分规则

    关闭

    推荐内容上一条 /1 下一条

    EDA365公众号

    关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

    GMT+8, 2025-11-22 02:50 , Processed in 0.156250 second(s), 29 queries , Gzip On.

    深圳市墨知创新科技有限公司

    地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

    快速回复 返回顶部 返回列表