为啥DDR颗粒的数据线、地址线都是一样的？

Csec · 发表于 2024-6-17 21:52

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

这个S912芯片配置了四颗DDR3，正反贴两颗数据共用，地址也是共用的，这是基于什么原理呢？贴片的时候只会贴2片吗？

超級狗 · 发表于 2024-6-18 07:54

4 顆的排列應該是：

CS0 + DQ0 ~ DQ15
CS0 + DQ16 ~ DQ31
CS1 + DQ0 ~ DQ15
CS1 + DQ16 ~ DQ31
/ |8 L4 w5 w1 s! R

總線寬度 32 bit + Chip Select (nCS) x 2

Csec · 发表于 2024-6-18 10:10

超級狗发表于 2024-6-18 07:54
$ W! {" g/ d" R O% ^+ x4 顆的排列應該是：
k: R# c% O. n2 C# F2 T5 t
CS0 + DQ0 ~ DQ15

谢谢版主，这样做就是为了增加数据总线的宽度是吧，这样通过cs片选来进行选择，变成双通道64位？

超級狗 · 发表于 2024-6-18 17:13

Csec 发表于 2024-6-18 10:10
% K& `. Y3 |% b& E' K谢谢版主，这样做就是为了增加数据总线的宽度是吧，这样通过cs片选来进行选择，变成双通道64位？

補充一下：
嚴格來說，32 位元雙通道並不等同於 64 位元，而是兩個 32 位元通道交錯（Interleave）使用。在總線存取需要等待時間的情況下，這種方式反而效率會更高一些。

Csec · 发表于 2024-6-19 12:00

超級狗发表于 2024-6-18 17:139 L @6 h+ f/ b" H
補充一下：. j' p; Q2 A2 z/ `6 j
嚴格來說，32 位元雙通道並不等同於 64 位元，而是兩個 32 位元通道交錯（Interleave）使用 ...

谢谢版主的贴心回复，还想多问一句，一般什么情况下会用这种复用的架构呢。主控芯片不支持64位的情况下吗

超級狗 · 发表于 2024-6-19 13:01

Csec 发表于 2024-6-19 12:00
% q0 I+ O4 G! i: n5 U8 c! ? Q谢谢版主的贴心回复，还想多问一句，一般什么情况下会用这种复用的架构呢。主控芯片不支持64位的情况下吗

記得踢哀（TI）的 OMAP 4 處理器，同時支援 64 位元單通道和 32 位元雙通道，有無支援具體就得看處理器規格書。以前看過一篇研究報告，32 位元雙通道的效能上好不過 30%，實測大多只增加十幾個百分點罷了，和軟件的行為有極大的關係。大規模讀寫內存時，效能才會顯著，但誰會無聊到沒事在那邊猛搬運資料？

如果你的應用不在乎那十幾趴的效能。自然也沒必要這麼做。例如，電子紙（EPD）的反應速度很慢，有些電子書的設計，即便使用了 64 位元處理器，設計上都還是 16 位元單通道。線路佈局（PCB Layout）簡化後有機會四層板就搞定，降低成本對內卷的誘因更大。

huo_xing · 发表于 2024-6-19 13:59

超級狗发表于 2024-6-18 17:130 y1 f$ @( p, \# T. O1 x
補充一下：
9 @/ Z6 g+ F# z- Z8 V7 _4 \嚴格來說，32 位元雙通道並不等同於 64 位元，而是兩個 32 位元通道交錯（Interleave）使用 ...

1. interleave和rank是两个概念。rank是CPU处理的数据位宽（32/64）。2. interleave是cpu读取ddr颗粒的技术，对应的是日常说的通道数（channel）。32bit的cpu也可以用interleave技术来读取数据。
3. 现在很多cpu是64bit的，但是ddr还是32bit。这样cpu需要读取两次ddr才能组成一次cpu数据处理长度，主要是考虑设计成本。应用在要求不高情况

Csec · 发表于 2024-6-20 16:25

huo_xing 发表于 2024-6-19 13:597 y; k: C4 H# k. v
1. interleave和rank是两个概念。rank是CPU处理的数据位宽（32/64）。2. interleave是cpu读取ddr颗粒的技 ...

多谢答疑解惑，我看到也是越来越少了，基本都是64通道的

帐号		自动登录	找回密码
密码			注册

为啥DDR颗粒的数据线、地址线都是一样的？

EDA365欢迎您登录！

点评

点评

点评

评分

点评

点评

点评

点评

浏览过的版块

推荐内容 /1