半导体集成电路：制造工艺/晶体管/无源元件/逻辑电路等

tick_tock · 发表于 2022-5-26 10:27

EDA365欢迎您登录！

您需要登录才可以下载或查看，没有帐号？注册

x

第1章集成电路的基本制造工艺…………………………………………………………1
1.1 双极集成电路的基本制造工艺 …………………………………………………1
1.1.1 典型的双极集成电路工艺………………………………………… 1
1.1.2 双极集成电路中元件的形成过程和元件结构…………………. 2
1.2 MOS集成电路的基本制造工艺………………………………………………… 5
1.2.1 N沟硅栅E/DMOS集成电路工艺…………………………………….……6
1.2.2 CMOS集成电路工艺 …………………………………………………7
1.3 Bi-CMOS工艺 ………………………………………………………………… 11
1.3.1 以CMOS工艺为基础的 Bi-CMOS工艺 …………………………… 11
1.3.2 以双极工艺为基础的 Bi-CMOS 工艺 ………………………………12
复习思考题…………………………………………………………………………… 14
第2章集成电路中的晶体管及其寄生效应 …………………………………………… 16
2.1 理想本征集成双极晶体管的埃伯斯-莫尔（EM）模型………………………… 16
2.2 集成双极晶体管的有源寄生效应……………………………………………… 18
2.2.1 NPN 管工作于正向工作区和截止区的情况………………………… 18
2.2.2 NPN管工作于反向工作区的情况…………………………………… 18
2.2.3 NPN管工作于饱和区的情况……………………………………… 19
2.3 集成双极晶体管的无源寄生效应……………………………………………… 20
2.3.1 集成NPN晶体管中的寄生电阻 …………………………………… 20
2.3.2 集成NPN 晶体管中的寄生电容 …………………………………… 25
2.4 集成电路中的PNP管 ………………………………………………………… 28
2.4.1 横向PNP管…………………………………………………………… 28
2.4.2 衬底PNP管…………………………………………………………… 33
2.4.3 自由集电极纵向 PNP管……………………………………………… 34
2.5 集成二极管………………………………………………………………………35
2.5.1 一般集成.二极管 ……………………………………………………… 35
2.5.2 集成齐纳二极管和次表面齐纳管 …………………………………… 36
2.6 肖特基势垒二极管（SBD）和肖特基籍位晶体管（SCT）…………………… 37
2.6.1 肖特基势垒二极管 …………………………………………………… 37
2.6.2肖特基箱位晶体管………………………………………………… 38
2.6.3 SBD和SCT的设计 ………………………………………………… 40
2.7 MOS集成电路中的有源寄生效应 …………………………………40
2.7.1 场区寄生M0SFET …………………………………………………41
2.7.2 寄生双极型晶体管 ………………………………………………… 41
2.7.3 寄生 PNPN效应………………………………………………………42
2.8 集成电路中的 MOS晶体管模型 ……………………………………………… 45
2.8.1 MOSl模型 ………………………………………………………………45
2.8.2 MOS2模型……………………………………………………………47
2.8.3 MOS3模型 …………………………………………………………… 47
复习思考题 …………………………………………………………………………… 48
第3章集成电路中的无源元件 ………………………………………………………… 50
3.1 集成电阻器…………………………………………………………………………50
3.1.1 基区扩散电阻 ……………………………………………………… 50
3.1.2 其他常用的集成电阻器 ………………………………………… 55
3.1.3 MO）S集成电路中常用的电阻………………………………………59
3.2 集成电容器………………………………………………………………………6（）
3.2.1 双极集成电路中常用的集成电容器 ………………………………… 60
3.2.2 M（）S集成电路中常用的MOS电容器 …………………………………62
3.3 互连（内连线）…………………………………………………………………… 63
3.3.1 金属膜互连 ………………………………………………………… 63
3.3.2 扩散区连线 ……………………………………………………… 64
3.3.3 多品硅连线……………………………………………………64
3.3.4 交叉连线……………………………………………………………… 64
复习思考题 …………………………………………………………………………… 65
第4章晶体管-晶体管逻辑（TTL）电路 …………………………………………………67
4.1 一般的TTL 与非门 …………………………………………………………… 67
4.1.1 标准TTI 与非门（四管单元） ………………………………………67
4.1.2 54H/74H五管单元与非门…………………………………………… 68
4.1.3 六管单元与非门 ……………………………………………………… 69
4.2 ST1L和LSTTL电路………………………………………70
4.2.1 六管单元STTL 与非门电路·………………………………………70
4.2.2 低功耗肖特基TTL（ISTTL）电路 ………………………………71
4.3 1 STTL门电路的逻辑扩展 …………………………………………………… 72
4.3.1 OC门 …………………………………………………………………72
4.3.2 三态逻辑（TSL）门 ……………...................................74
4.4 ASTTI 和ALSTTL电路 ……………………………………………………75
4.5 中、大规模集成电路中的简化逻辑门 ………………………………………… 77
4.5.1 简化逻辑门 …………………………………………………………… 77
4.5.2 单管逻辑门………………………………………………………… 78
4.6 ISTTL电路的版图设计……………………………………………………… 82
复习思考题 …………………………………………………………………………… 83
第5章发射极耦合逻辑（ECL）电路 ……………………………………………………·89
5.1 ECI门电路的工作原理……………………………………………………… 89
5.1.1 射极耦合电流开关 …………………………………………… 90
5.1.2 射极输出器 …………………………………………………………… 90
5.1.3 参考电压源 ………………………………………………………… 91
5、2 ECI 电路的逻辑扩展 ………………………………………………………… 92
5.3 FCI 电路的版图设计特点 …………………………………………………… 93
5.3.1 划分隔离区 …………………………………………………………… 93
5.3.2 元器件的设计 ………………………………………………………… 93
5.3.3 布局布线 ………………………………………………………………95
复习思考题 ……………………………………………………………………………96
第6章集成注入逻辑（IL）电路………………………………………………………… 99
6.1 II电路基本单元的结构 ……………………………………………………… 99
6.2 IL 基本单元电路的工作原理 ……………………………………………… 100
6.2.1 当前级的输出为l态时的情况………………………………………100
6.2.2 当前级的输出为0态时的情况………………………………………100
6.3 I2L.电路分析 ………………………………………………………………… 101
6.3.1 I2L电路中的器件分析 ………………………………………………101
6.3.2 I2L用路分析……………………………………………………103
6.4 IL电路的逻辑纽合 …………………………………………………………105
6.5 12I 电路的工艺与版图设计 …………………………………………………105