EDA365欢迎您登录!
您需要 登录 才可以下载或查看,没有帐号?注册
x
$ H: B5 r- v% Z5 t. W. Y1 q& T. p$ F. n- i" {3 x
) [$ @) x2 O8 m# R; b
在Pspice的仿真中,经常需要使用模数转换,往常,一般忽略模数转换部分,只对其它部分进行仿真。其实,在pspice中,也提供了模数转换模型库,可以在电路中对AD/DA转换进行仿真。 在PSpice提供的仿真库中,有一个dataconv库,里面就包含了AD/DA模型。其位置位于“安装路径”\SPB_17.4\tools\capture\library\pspice下。 这里,我们重点介绍其中的ADCSER器件。ADCSER是指串行输出的模数转换器,紧接着ADCSER后面的数字,是串行数据的位数,如ADCSER2是指2位的串行输出模数转换器,ADCSER24是指24位的串行输出模数转换器。位数越多,转换的精度就越高。
9 W9 E# w# K: r: }* I
' m/ a" d; B& a( i, i4 W, W7 g
* N: h! [8 M$ M% G/ L, W% H2 x4 L, O首先,我们对4位串行输出模数转换器进行仿真。0 u+ Y+ j, u5 w- v0 W: ?
在Capture中创建pspice仿真项目——ADC_DEMO.opj,原理图如下: 选中模数转换器,点击鼠标右键,选择Desend Hierarchy,可以进入查看AD转换器的内部模型。 从内部原理图中,不难看出,PSpice中提供的ADCSER,是把模拟数据先转换成并行的数字数据,再用D寄存器串行输出。 其中:
. |. X- N* j5 J8 b4 C1 ~0 y9 l4 U
. W, p$ D) J$ f, L
AIN – Analog Input, 0 to 5V unipolar(0-5V的模拟输入信号) VREF - Reference voltage output, -5.25V(参考电压,输出) DATA - Serial Data Output(串行数据输出) CLOCK - Clock input(时钟信号输入,要求小于5Meg,大于178.571K) CONVST/EOC* - Conversion Start Input; End-of-Conversion output(使能信号——开始转换,转换结束)
2 _8 ]) D# d- T0 x. U; s$ j
z7 n' K8 Z0 ?; N
在这个实验中,我们把CLK信号定义为1Meg,Ain采用直流信号输入,CONVST/EOC——使用脉冲信号,周期为50us。 创建仿真分析文件,进行时域仿真: 仿真时间定为0.3ms,启动仿真。此时capture弹出一个错误窗口,根据提示,查看session log。其中有个error:ERROR(ORNET-1019): Pin PWR in template not found on U1.U11,意思是U1.U11的template中管脚PWR错误。进入U1 的Desend Hierarchy,找到U11,如图所示,没有看到名为PWR的Pin,猜测PWR应该是电源管脚,进一步双击U11,进入原件属性,把Power Pins Visible选中,使得元器件的电源管脚显示出来,发现U11的电源pin是VCC和GND。
+ r7 e- X0 r2 J 再次进入U11的属性,找到PspiceTemplate,其内容如下: X^@REFDES %MODE %CLK1 %CLK2 %SER %A %B %C %D %QA %QB %QC %QD %PWR %GND @MODEL PARAMS:\n+ IO_LEVEL=@IO_LEVEL MNTYMXDLY=@MNTYMXDLY \n+ CLKHI=@CKHI CLKLO=@CKLO CLKMAX=@CKMAX CLKMIN=@CKMIN CKDPDMIN=@CKDMIN CKDPDMAX=@CKDMAX 其中,“%”开头的是管脚的名称,其中有%PWR,而原理图中的U11没有PWR管脚,而是VCC管脚。(猜测:这是cadence直接从早期pspice导入的模型,导致出现偏差)。 修正方法:直接把“%PWR”修改为“%VCC”,然后保存。再次启动仿真。 查看U1.U12的DB0~DB3的并行转换结果,与DATA的输出,图形如下: 可以看出,开始转换控制信号送给AD后,AD开始转换并串行输出。
2 G3 o" r: R' j8 s1 ?9 |对波形进行放大,可以得出以下结论:
2 m" `) f/ I @9 y o! j9 t1、 模数转换的串行DATA输出,是从高位到低位,串行输出的;2、 每个时钟周期输出1位;
& J, W. }) Q# l( b8 W3、从使能信号有效后的第二个时钟周期开始串行输出。
, z6 _" s- B6 |5 [- A6 v |