|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
由于系统小型化要求，数字处理分机由原来的机箱缩小为一个表贴器件。通过选用裸芯片采用SIP封装的形式，把集成电路ADC芯片、ASIC、存储芯片和各类无源元件如电容、电感等集成到一个多层基板上。以现有混合集成技术为基础，主要研究器件装配工艺选择，对于关键器件，采用电磁仿真软件模拟装配方式对性能的影响。通过有限元仿真，分析芯片的散热需求；并详细探讨了基板材料对封装器件散热的影响。
. @7 c& O" M U' B0 P: Q/ @5 r* z# [% @6 j/ n
引言1 Q! [" `, ]/ G: G2 E% L2 \
随着电子装备一体化需求，对分系统、模块的体积、质量提出了更高的要求，轻质化、小型化、系统化是未来的整机发展趋势。在微波技术领域中，以MMIC、RFIC、LTCC、MEMS等技术为主体，辅之以部分芯片离散元件，采用高密度的MCM技术，面向芯片内系统（SOC）和封装内系统（SIP），将微机电、数字电路、中视频IC、射频和微波电路集成在很小的电路单元内，形成一个微系统，以实现微波前端变频和数字处理功能。- i0 ^$ a! r, N7 F8 c: F
从形态上来看，微系统产品分两个层次。一是芯片集成微系统，指以系统架构和算法为核心，以先进微电子、光电子、微机械为基础，融合集成的集传感、处理、通信、执行、微型电源供电等功能一体的、具有某种系统功能的、芯片级规格的微小型系统，芯片集成微系统是微系统的高级阶段如图1所示；二是功能集成微系统，指以系统架构和算法为核心，以微电子、光学（或光电子）、MEMS/NEMS等技术为基础，从系统工程的角度出发，通过跨学科多专业融合集成设计，采用SoC/SiP以及系统级封装集成制造，实现某种系统功能的微型或小型产品。功能集成微系统（如图2所示）能较灵活应用各种不同芯片资源和封装互连优势，优化系统性能，避免重复封装，可以缩短开发周期、降低成本并提高了集成度，是当今及今后较长时间的产品形态 。
1 F! w; X5 N" k% V4 V0 a! i8 y' ^) @& o$ O
现以小型化数字接收机为例，产品由原来一个机箱大小的数字化接收机，通过小型化设计，整体缩小为一个具有同等功能的SiP封装表贴器件，长宽大小不超过50 mm。设计上采用可寻的商业化芯片，自行设计专用芯片，把电路ADC、ASIC和无源元件如电容、电感集成到一个封装体内，实现数字信号处理功能。在有限的空间内，采用原有的混合集成器件加电缆集成的方式，体积上不满足要求。须采用多层基板加裸芯片集成的方式，本文重点对芯片集成和散热两方面考虑，研究芯片装配工艺。通过仿真软件HESS、ANSYS进行电、热性能仿真，根据仿真结果，确定芯片的装配方式，并选择适宜的基板材料，实现小型化数字处理器的装配工艺设计。
' C4 F4 C& l( \
5 a# t" L, ?* j! q/ k1 数字处理器封装工艺流程设计: M" k1 e1 N2 j; K
根据数字处理器设计方案，以多层电路为布线基板，承担芯片物理载体和信号传输的功能。所有控制和信号在基板层内完成，芯片等元器件器件通过表贴、倒装和贴装集成在基板上。基于设计图纸，装配工艺流程设计如下：SMT贴装→回流焊→芯片安装(粘接后引线键合/倒装贴片)→等离子清洗→丝焊→封盖→植球→回流焊→表面打标→测试→包装。该工艺流程中，芯片与基板间的装配，有倒装和贴装两种方案可选，其他工序由于无备选工艺方案，工艺流程可以确定下来。因此，该数字处理器工艺流程设计关键在于选择合适的芯片装配工艺方式。. _ g, |; ^2 B0 P+ N
目前，芯片有两种装配方式，倒装和贴装。两种工艺比较，倒装焊的芯片价格昂贵，采购困难，不适合小批量生产模式，该工艺的使用范围较窄。但是，倒装焊工艺相比贴装后焊线连接，在性能、布线和散热上具备如下优势：9 V& T( f R* U
* f: K3 {+ f' K4 c（1）倒装焊技术无引线键合焊盘中心距极限的问题；8 m1 X C5 K/ U/ E( W3 j1 S6 N7 e
2 v% }/ Q) z2 _+ S* P% D
（2）在芯片的电源/地线分布设计上可以给电子设计师提供更多的便利；
+ P3 p8 l# E8 f" a1 \' i# X. Y9 j9 ~9 _6 r8 y i; w/ T- F
（3）通过缩短互联长度，减小RC延迟，为高频率、大功率器件提供更完善的信号；
: F0 {0 y3 R$ `9 Z
" S: X; S6 q* `; }2 F（4）封装面积小；
) |' Z! g+ E: Z5 }; e3 h: K1 y7 x( ]1 T
（5）热性能优良，芯片背面可安装散热器。% M j7 m: c6 M) P# w" D1 Z+ i4 }- D
2 m% m& Y5 E, |- d' Q0 h& y( h鉴于倒装在性能和散热两方面的优势，而ASIC芯片功耗为40 W，有较高的散热性要求，倒装芯片焊接可利用芯片背面与散热板接触散热，ASIC产生的热可在短时间内通过散热板导出封装外，可降低芯片节温，确保芯片长期稳定工作。另一方面，ASIC与ADC信号传输接口有几百个，采用倒装芯片可以减小封装尺寸，缩短传输路径，减少信号延迟时间，提高芯片性能。因此，考虑性能和散热因素，ASIC芯片最佳方案是采用倒装贴片的装配方式。1 b, u5 O, n1 l8 |$ d# u
9 A2 G7 x& g* g5 ?4 }$ B
对于ADC芯片，功耗约1 W，对散热需求不明显。性能方面，通过HESS仿真，分别计算ADC倒装和贴装两种装配方式，对高速信号的完整性影响大小，如图3、图4所示。图5是贴装后焊接不同跨距互连金丝对性能的影响。通过插损和回损大小，判定芯片合适的装配方式。* D e( t7 [3 N, U7 t! ~! C
: O8 A1 V& [& r' R, W8 R+ P
仿真结果如图6、图7所示，在0～2 GHz频段内，倒装贴片插损小，可以忽略不计，ADC倒装焊电性能达到最佳。芯片贴装后，金丝键合的插损随着引线跨距增加而增大，当跨距达到1.4 mm时，插损为-0.2 dB。在0～2 GHz频段内，倒装贴片回损小于-50 dB，贴装芯片随着金丝互连跨距加大，回损增加，1.4 mm金丝互连在2 GHz回损约为-15 dB。该器件插损要求大于-0.2 dB，回损小于-15 dB。因此，小于1.4 mm跨距金丝键合，丝焊仍满足性能要求。在2 GHz频段内，ADC芯片倒装贴片和引线键合均可满足要求，鉴于ADC芯片散热要求低，金丝互连对性能影响小，采用贴装工艺，可节约成本，提高产品可装配性，因此该芯片采用贴装后金丝互连的方式装配。: ]3 q3 x6 u5 A. S/ U$ t
+ E! R! t1 c6 y$ W
! J# d( V3 T( [2 基板材料选择# `6 m7 ~' [1 q2 V3 P, j: h; i
基板是数字处理器的重要组成部分，在封装中实现搭载器件和电气连通的作用。由于该器件需要在母板上再次集成，基板在满足器件本身功能的前提下，还需与系统母板安装相匹配。本次基板的选择需满足芯片倒装工艺，又要兼顾BGA封装后与母板二次焊接。常用封装基板有有机系（树脂系）、无机系（陶瓷系、金属系）和复合机系三种，前两种材料在性能上各有优缺点，而复合机系综合了两者的优点，已经成为基板的发展方向，但是目前没有大规模应用。本次选用有机、无机基板作为封装材料为封装基板研究对象。4 U' ?/ e2 i6 V. e+ U" `: A
2.1 BT封装
9 [/ k; |2 e7 j- t0 Q1 C+ A" S封装基板有机系材料，也统称的BT树脂。
2 U% h. z% [0 r+ Z2 A" t7 H' N4 z1 s/ y0 }" L- e. v
BT封装的优点：
, r% l; d6 O1 Z, P. Z+ d% o7 r. r' f; }. S) \% M- p+ L
（1）与PCB的热匹配性好，两种材料的CTE比较接近，因而热匹配性好；5 J' v: x+ b2 ^. V0 q) Y
4 c! j' A! ]& x' n a% {4 h: B（2）在回流焊过程中可利用焊球的自对准作用，即熔融焊球的表面张力来达到焊球与焊盘的对准；4 ~7 i. m0 N0 I0 b {
' k7 L+ v+ m6 Q. | X8 P' I3 k
（3）成本低；
( J4 @- Y0 v5 ]6 a/ i7 u1 r9 b' }% s
; ~9 y; U4 ]6 e& |# H（4）电性能良好。% g) J ^/ G9 l
0 u, I" p3 T- z# S- bBT材料封装的缺点：对湿气敏感，不适用于有气密性要求和可靠性要求高的器件封装。2 d, B" Z$ K7 u" O
( s q& u, }# K. R f) Y' W2.2 陶瓷封装! D* X7 w+ u. L% g9 g! _- D
- _9 Y* q2 X+ W1 Z* n
无机基板以陶瓷LTCC使用较广，多用于具有气密性高要求的封装中。
: h0 P! D6 F4 o# q( c; n! j3 j2 d2 F2 l4 I7 j. `# c: j
陶瓷封装的优点：
& n/ e, W: s E3 h( u [4 J/ `1 U, B" M9 F H, ~4 j' t2 D
（1）气密性好，抗湿气性能高，因而封装组件的长期可靠性高；
; ]2 k6 {0 H, H0 U' I9 l6 v5 E! ^, O+ _6 v9 U
（2）与BT封装器件相比，电绝缘特性更好；) }( c; f% M9 } G
3 h7 a8 R# [9 P) t# {$ X" y
（3）与BT封装器件相比，封装密度更高。
m \/ E+ R, H2 B/ I& v0 ]/ h
* W6 ? j7 u3 j# |% c% Z陶瓷封装的缺点：
' O% S2 n& ~: y8 `
# A/ ~, {1 W$ W. o. M ^（1）由于陶瓷基板和PCB的热膨胀系数（CTE）相差较大（陶瓷基板约为7×10 -6 /℃，PCB约为17×10 -6 /℃），因此热匹配性差，焊点疲劳失效；: Q. U/ V! d! L
3 h k2 E/ m2 J8 _) K（2）与BT封装器件相比，封装成本高；+ }3 l- q9 |8 Z6 m0 q
, K6 T! R0 ?/ o! t2 Z
（3）在封装体边缘的焊球对准难度增加。' ~" c2 Y( X' Y$ [0 [
9 C! Q5 o" Q% r( q8 n; e2.3 BT和LTCC基板对芯片工作温度影响7 G4 i9 M1 x- j1 g6 ~% t
. @6 _7 Z9 {9 M/ g- P
数字处理器40 W以上的功耗，仅通过基板焊带不能将大量的热及时传导出去，大功耗器件ASIC芯片需金属外盖接触，外盖表面贴着热沉，结构设计如图8所示，热沉上表面由25 ℃的水冷系统进行冷却，对流换热系数为578 W/（m 2 ·K）。金属盖板用密封焊料焊接在基板上，用以保护芯片、引线及焊盘。ASIC芯片倒装后，芯片底面通过散热胶直接与金属盖接触，可以将大部分的热通过传导的 方式带出。其他表面为自然对流冷却，对流换热系数为10 W/（m 2 ·K），环境温度为85 ℃，ASIC芯片的功率为40 W，AD芯片的功率为1 W，闪存芯片的功率为0.5 W。通过ANSYS软件仿真，计算使用两种不同基板时，对应芯片的工作温度。图9是BT基板和LTCC基板封装仿真热分布，ASIC芯片（芯片1）的温度范围为105～118 ℃，ADC芯片（芯片2）的温度范围为102～112 ℃ ，闪存芯片的温度范围为100～105 ℃，芯片的最高温度位于BT封装的ASIC1底部中心位置，温度约为118 ℃，其次为LTCC封装的ASIC1底部中心位置，温度约为115 ℃。对比BT和LTCC基板封装，对芯片温度分布影响较小。
4 L% h# \( r# E- N+ z. }& X6 s P: K. m3 Q+ N. R
5 M# n9 F' D; ~- P
' ]$ _3 D- g8 G4 J, u/ f对比LTCC和BT封装，芯片工作温度的变化较小。其主要原因是ASIC大功率芯片上表面紧贴热沉，其产生的绝大部分热量往上耗散，形成了热耗散通路，大功耗芯片的热少量向基板方向传导。其它芯片如ADC、存储芯片散热小，仅少量热会传给基板，本次基板散热性能的优劣对芯片散热的影响较小。因此，该数字处理器SiP封装基板材料两种均可选用，鉴于BT在BGA焊接方面的优势，在与母板焊接时，BT基板的热膨胀系数更匹配，本次选用BT材料作为封装基板。
0 e! T! [+ ]1 X3 q# l1 A2 e
8 j( _5 ]" s" g& w3 结论" Y9 A0 O8 U" J% ]* I; V5 C
本文以现有混合集成技术为基础，主要研究在系统小型化过程中，关键芯片的封装工艺，并采用电磁仿真软件模拟倒装和贴装两种装配方式对性能的影响。且通过有限元仿真软件，分析芯片的散热需求，并探讨BT和LTCC作为基板材料对该结构数字处理器散热的影响。为后期小型化工艺设计指明了研究方向，是一次有效的SIP封装的工艺探索。目前，在国内SiP技术尚属于初级阶段，随着SiP技术逐步成熟，必将成为电子技术新热点和技术应 用的主要方向之一。而SiP封装工艺作为SiP封装技术的重要组成部分，值得花费力量从事相关技术研究。 |
|
/1 
发表于 2021-4-8 13:17
收藏
淘帖
支持！
反对！