|
|
zhangtao2 发表于 2010-9-10 09:16 ![]() ( i) }; U! Q- M2 X. P1 r+ Z) M
例如：我一般方法是在logic里面将U300，复制，粘贴后改为U307，按照PCB中拉出线的顺序修改U307各pin脚位置， ...
: I2 {. n6 Z1 q) r各位大侠，前几天遇到这个问题让人郁闷，画图时BGA上的所有出线都已经全部拉出到板子边缘的插排附近，
1 J7 \: \1 ?# f; f& g
3 Z4 J3 |( k: G6 a- c* T3 j) Ljimmy:最后你是以过孔的方式暂停吗?
7 @0 a! b* z! v2 p" Z
/ g5 B7 V& [" `为了让线顺一点，按照拉出的线的顺序在logic中换了原理图上器件的pin脚位置，结果再一同步，PCB中拉出的线全部变成了飞线，1 _8 K( W; f) y9 M3 w" @& V
- O& M z/ o' Z0 \4 W
jimmy:这是正常的.你从A器件拉出来,又更改了A器件的pin位置.其他软件都一样.
- _0 `0 N7 W& @. _! F 如果是从A器件拉出了,接到B器件不顺,你更改了B器件的pin脚位置,A的线是在的.0 R: H- x) e [+ @ b
0 c! y+ O: i: G: r
研发过程修改很正常的事情，要是这种修改都要让人大动干戈，那还不郁闷死，哪有一次就把原理图，布局这些都弄好不变懂的，一时感觉这软件太烂了吧，
& w( `1 H% q5 \& r* ]( {2 w) }* w
8 N c; W# o7 [- Qjimmy:软件是死的,人是活的.
0 r4 k: }3 I8 `6 ?- e6 d% n
; z+ I0 U/ C( w; D M还有同一net的连线就不能一条线拉过去吗，非要连一个再连一个，真是一点也不智能。
$ K$ `5 t5 M8 m8 I) M" h* h J1 Q
2 O$ ~: K9 O( j0 Ejimmy:软件是死的人是活的. router行不通的,就用layout进行.两者结合着用才能发挥pads的优势
u) l! V! S2 D1 O# a% B: O% s" j7 ^
希望赶紧改进。不知其它人有没有这样经历？
+ c0 t5 h& K6 D+ D# D/ }0 b* ~- I
6 A: M% M v) Y4 ^1 |
jimmy:有mentor ee在,pads就注定只能当配角.0 R0 z0 _4 t9 b
& v: v1 \+ J' i. o
|
|
/1 
发表于 2010-9-10 13:15
楼主