|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
6 F! c4 ]" ^4 B% y0 m3 K一、简介6 R) H, F% ]% `9 w
（1）ARM Cortex系列处理器有40个32位的寄存器，其中包括33个通用寄存器和7个状态寄存器，40个中有18个可编程访问的寄存器
; H- P. Y3 `/ f; n3 V（2）寄存器被安排成部分重叠的组，在不同的工作模式和处理器状态下，程序员可以访问的寄存器也不同3 k/ A9 a, z' g- g. }* t
（3）分组的寄存器在处理处理器异常和特权操作时可得到快速的上下文切换: _/ F" j" a$ L0 A/ O% \
' A' x m# I& j( M4 ]二、8种处理器工作模式下实际访问的寄存器* z4 P; H- s" a/ Z/ x/ A* y
* v9 O6 b# |& y, Q" Y+ K
7 g. u u& |; }2 l. `1 w( User用户模式 )
+ C# b; p0 m% F; Z) {: m' p( w9 L; K( R" y. E7 W2 T
# ^: g& s+ E4 C- D4 [: \( System系统模式 )
/ R+ g1 O$ I7 b7 J: N# H
$ e5 H% Z% E. {. D0 T' }
; S. S5 c# ~; w: k9 ^( Supervisor管理模式 ): O4 m7 i0 E, m0 G( |3 ?1 j
4 ^; ?- [6 r, K* B3 |' l
|9 S. R9 j5 x) C8 w5 H( Abort数据访问终止模式 )
7 }2 y4 @+ m1 \. W, n9 q. D* _) T' d: y, X- H( w8 L" Y
, U4 `- B' d6 O6 w( Undefined未定义指令中止模式 )6 W1 F& B8 K/ C# K
3 `$ |1 F6 F/ p z5 l5 r. F* {& N
0 d5 P" {# I8 i- l7 X5 N0 ^
( IRQ外部中断模式 )' S' l. M; p& D" e$ o: ^2 d
% A) u- T4 q, E$ s
- I9 B5 P/ F) |% R' U
( FIQ快速中断模式 ). k) H* m3 N) \* M) i' F7 N
9 X8 ]9 B6 s: \6 P
3 W6 p4 R6 X, g5 Q5 i( Secure Monitor安全监控模式 )6 p) `0 ]# X, E2 l+ U9 L$ N
! y7 _) v1 q0 s* R# }/ Y& F
三、通用寄存器（用于保存数据或地址值）
. t* V0 R/ V! H @8 Z" Q% h通用寄存器（R0-R15）可以分为三类：未分组寄存器R0-R7，分组寄存器R8-R14，程序计数器PC（R15）3 N$ M; V0 I8 m8 C) V
4 [( ?. k: G5 n1 E/ F（1）未分组寄存器R0-R7
5 ^; M% V7 n( n1.对于每一个未分组寄存器来说在所有处理器模式下指的都是一个物理寄存器。# |2 p8 M5 I8 b7 t% U
2.在异常中断造成的处理器模式切换时，由于不同的处理器模式下指的都是同一物理寄存器，可能造成未分组寄存器中数据破坏。 |$ O8 P- ~3 l: {+ M8 @ X( `7 {
3.任何可采用通用寄存器的应用场合都可以使用未分组寄存器。3 L4 I4 [( _# h: k9 I
. k" w& f4 ]) |( ?（2）分组寄存器R8-R14
W, Z5 [) u# X9 T: O. @0 _分组寄存器是指同一个寄存器名。在ARM微处理器内部存在多个独立的物理寄存器，每一个物理寄存器分别与不同的处理器模式相对应。8 O# g" P/ ]$ |7 z
1.R8-R12有两个分组的寄存器。一个用于FIQ模式,另一个用于其他7种工作模式。这样在发送FIQ中断时，可以加快FIQ的处理速度。
: K0 C& `5 f v* q1 E5 ]6 }! f$ K9 |2.R13-R14分别有7个分组的物理寄存器。一个用于用户和系统模式。另一个用于其他六个分别用于六种异常模式。 E' o: A+ w% T
. h* K4 S. `0 ]: s* ^3 Y% z
(3)程序计数器PC（R15）
* }5 ], B8 u8 u7 x. Y$ z, a6 m1 s由于ARM体系结构采用了流水线机制（以三级流水线为例），对于ARM指令集来说，PC指向当前指令的下两条指令的地址，即PC的值为当前指令的地址值加8个字节。
7 u# B: d% e( Q) l" Z
/ z# d# a' U/ P9 ~) R7 t# ` J/ q补：（1）R13(SP) 堆栈指针寄存器' O4 F5 a: L: z" M G% d5 }
1.在ARM指令集当中，没有以特殊方式使用R13的指令或其它功能，只是习惯上都用做堆栈指针寄存器。# ?0 n+ S2 R8 p- I0 ~9 ^
2.但是在Thumb指令集中，有一些指令强制性地将R13作为堆栈指针寄存器,如堆栈操作指令。& `) s; X5 Z+ `6 m u) {, c L
异常处理程序负责初始化自己的R13，让其指向该异常模式专用的栈地址。- E5 l# m. l [3 y- H. j
. f4 A1 Q5 c1 h& j, R（2）R14（LR）连接寄存器( L5 O# a6 W; Q4 e+ s, `& P- S
- R14寄存器的两种特殊功能
/ N7 Z+ M. b' O W1 l6 q/ f
1.在每种工作模式下，模式自身的R14版本用于存放当前子程序的返回地址。在子程序返回时，把R14的值复制到PC。
2 x. z3 t( S" G/ {% z; T6 l2.当异常中断发生时，R14被设置成该异常模式的返回地址。对于有些模式，R14的值可能与返回地址有一个常数的偏移量（如数据异常）。- ^ Q$ `# z9 _: Z& t6 b0 T
& p9 O. I f' |8 ?
- R14寄存器与子程序调用操作流程; t+ B5 R7 U e0 V3 ]' g! S# S# j5 F
1.程序A执行过程中调用程序B；# z% q- b3 \0 I' `1 V; {
2.程序跳转至标号Lable，执行程序B。同时硬件将“BL Lable”指令的下一条指令所在地址存入R14；
0 I" p$ {9 ]8 v" w3.程序B执行最后，将R14寄存器的内容放入PC，返回程序A；
( \; |: s9 a! R7 Y) ~' Q; I( u+ D' [+ G/ [9 C( {
- R14寄存器与异常处理
x% \0 J* a$ }6 P/ Q* D/ q% E6 h
1.异常发生时，程序要跳转至异常服务程序，对返回地址的处理与子程序调用类似，都是由硬件完成的。区别在于有些异常有一个小常量的偏移
: T( R. O l& M注：当发生异常嵌套时，这些异常之间可能会发生冲突。
% y/ v1 t( z; J6 P& U" z5 ^例如：如果用户在用户模式下执行程序时发生了IRQ中断，用户模式寄存器不会被破坏。但是如果允许在IRQ模式下的中断处理程序重新使能IRQ中断，并且发生了嵌套的IRQ中断时，外部中断处理程序保存在R14_irq中的任何值都将被嵌套中断的返回地址所覆盖。& M9 o* {+ p9 e. S v8 B, R% j; ]
2.异常处理流程：
8 W% G" R/ j" O
3 c/ e$ n5 |4 m6 t# W
k2 ~ w/ _% T& {& j0 ^
0 A# A- [- j5 W
) v$ S" Y7 G& T- }/ u* T
5 Q. V( e# n+ x
4 X5 X* j: O9 b, \+ S5 y; U: V2 C" n6 ^, Q! v& r7 v/ @, m. A/ K+ [8 @
解决办法:确保R14的对应版本在发生中断嵌套时不再保存任何有意义的值（将R14入栈），或者切换到其它处理器模式下。
; t* y& u# o- P, H. O
8 @/ U5 y _; \( F（3）寄存器R15为程序计数器PC
! v) a( F. {! | l1 }" v它指向正在取指的地址。可以认为它是一个通用寄存器，但是对于它的使用有许多与指令相关的限制或特殊情况。如果R15使用的方式超出了这些限制，那么结果将是不可预测的。0 `) G7 a1 f$ k6 f! C2 p
1.读R15的限制1 w' t2 w* ]0 K8 N
正常操作时，从R15读取的值是处理器正在取指的地址，即当前正在执行指令的地址加上8个字节（两条ARM指令的长度）。由于ARM指令总是以字为单位，所以R15寄存器的最低两位总是为0。
6 L; M" {3 r# u& h2.写R15的限制
! G2 ~ l6 l% J/ Y; J正常操作时，写入R15 的值被当作一个指令地址，程序从这个地址处继续执行（相当于执行一次无条件跳转）。: W1 O& F0 l) J$ J$ l2 s, E
由于ARM指令以字为边界，因此写入R15的值最低两位通常为0b00。具体的规则取决于内核结构的版本：! Q4 L3 W. z; @, m
在ARM结构V3版及以下版本中，写入R15的值的最低两位被忽略，因此跳转地址由指令的实际目标地址（写入R15的值）和0xFFFFFFFC相与得到；
3 F; {) b1 F- t4 g, `在ARM结构V4版及以上版本中，写入R15的值的最低两位为0，如果不是，结果将不可预测。1 R0 _' t: C' h- H# f
, y* ?2 Q: D2 Q' U8 C7 i
7 \$ z+ O, r( h; t四、程序状态寄存器
; g, P; M, r; ~, D: @包含1个当前程序状态寄存器（CPSR）和6个备份的程序状态寄存器（SPSR）
) _* T& R( B; R$ h+ o每种异常都有自己的SPSR，在因为异常事件而进入异常时它保存CPSR的当前值，异常退出时可通过它恢复CPSR。
' z/ c# ^) \ p% ~, A8 X) u2 L1 `: K0 o* K$ B
, U8 K5 {: ]5 U* q4 Q& m5 w
|
|
/1 
发表于 2020-2-5 10:25
收藏
淘帖
支持！
反对！
