|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
引言
6 \; T1 a8 B" j5 r+ A! O
4 t' p( z: f4 j* P/ i+ o( a5 ]( ?今天遇到一个问题，如题，想了十来分钟都没有想出来，现在想出来了，觉得挺有意思。
: `/ F8 g* o9 [6 P
5 i6 X4 K& i6 h. S4 x, z* Z1.1 verilog实现* x4 S- F, E% `( \1 ?: H! y1 N
2 R( C8 [: l G) l! u; K. ~- module xor_rill
- （
- input a,
- input b,
- output z
- ）；
- assign z = a?(~b):b;
- endmodule
2 ~* L/ d U" G; V7 u
& d0 a( w) s" |# p8 j/ O5 i- q5 J9 V; V/ K$ {3 N9 J5 b0 @/ E
1.2 电路图
' v; |% `4 F+ p$ p) ^: c3 S% L: K/ K/ g
i' U) p; F3 o0 N5 D d7 L2 w) t: t3 ]5 @& W
# {. N1 _% A0 b1 i1 q. O8 j! ?
1.3小结; K- F5 P; i; s4 t% }
# H/ I' X: G2 Y# h. u0 G, k如果要用基本的与或非门，要用2个与门，2个非门，1个或门。! B; X. \3 U9 t/ Y& Y' U/ F% |+ ^+ [
* ^' t5 I: a' M& o, n3 W) T$ U# O稍微有点意思吧。! ]. X7 [& R" [
X, z8 c/ h# O/ a6 b- a+ J6 @$ q
|
|
/1 
发表于 2019-12-31 10:05
收藏
淘帖
支持！
反对！