|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
在网上查了下，ARM与FPGA间的通信可以“存储器+中断”的方式实现，但是仔细想了下，这个在FPGA端具体怎么实现呢？
5 ~8 w7 ?, n7 z: ^0 L& Ddata_a[15……0]与q_a[15……0]怎么一起跟ARM的数据线连在一起呢？
! |: n) f$ e* L+ KARM上发出的片选信号（nGCSx）是接到FPGA上的enable上么？
" e' l+ }* b1 tclock也是由ARM发出的，对吧？% K- X- W2 y8 T: ^
有谁有做过么？希望给点提示。谢谢！！！6 u( d8 n8 l1 T5 Q" Q
8 T/ d1 k. v( q7 M/ N0 ?1 a( H# H/ j" T( }* B: I& Y) h
7 ]+ p9 |5 @2 t8 D, Z. B7 y) m8 m; p+ c/ j# H
! ?9 E! ]2 i4 Z, t+ H! e$ d
2 `8 y% R4 T2 H- q& t% H6 T4 v
& _3 z$ \/ ~8 C' g) H; @0 ^/ K+ l) U, b- E+ L" x
|
|
/1 
发表于 2019-7-23 16:50
收藏
淘帖
支持！
反对！