|
TO forevercgh版主:
* ~% L3 B* J* T4 {- M: o1 [% A, J4 w图一:那个QB不是在Signal栏里面吗?
2 P v: s! z, A8 W 对应最右侧的带有芯片Log标志的那一栏也是signal项被选择,不是pin啊?8 E1 \& j0 Z8 f2 @& P
图二:U1不是代表IC吗?那每个芯片是不是都有个工作频率带宽呢?, P* L2 m' C# L' s
我的问题就是:133M是基频激励吗?
" f' E( P" H1 y w2 e 考虑到IC有相应的带宽,所以这块频率不是随便乱300、500等乱输入的吧?输入原则是什么?, b4 @7 |$ s8 l& C2 ]* P
图三:Hyperlynx的Boardsim不是有两种分析方式吗,针对串扰而言,无论哪一种方式,
8 U- h" B) M+ S0 t5 Y k" r! O 我们在做仿真的 时候都要指定串扰阈值,比如都用40mV吧,
q4 a) X% I+ N! y( G: c$ y7 | 我的问题就是:当我用“快速分析”的时候,在Report中,很容易看到有哪条net是victim,
" ^: P, [0 o3 `; K 哪条是 aggressor,也即是说串扰被软件检查出来了,
9 p! `- e9 m! P$ O% y 可是在“详细分析”的时候,被分析的net的Report中,无论阈值设定40mV
9 o3 Q2 O) {: q# h0 [" w A7 p: d 或者更低,在Crosstalk那栏中,总是写着NA,这是怎么回事啊?% p* m1 o f% O @' n
好像串扰没被分析一样?5 G' Z* D, B! h0 C- _
图四:当把Protel做的PCB导入Hyperlynx时:/ l/ Q) o/ y z- `2 r0 ]
弹出warning:说没有Plane layer,让在Stackup中设置一个Plane layer,那这个层随便设置吗? |
|