|
TO forevercgh版主:
! U9 b G- e) p) D图一:那个QB不是在Signal栏里面吗?
: r* t, K6 B O& Y2 S6 f7 d2 K# z/ G 对应最右侧的带有芯片Log标志的那一栏也是signal项被选择,不是pin啊?
k. ^ C" N4 S) T* q4 v0 `' L图二:U1不是代表IC吗?那每个芯片是不是都有个工作频率带宽呢?
2 k7 }; P2 y- c6 `1 f+ l 我的问题就是:133M是基频激励吗?
% ?4 i* V- ]# q 考虑到IC有相应的带宽,所以这块频率不是随便乱300、500等乱输入的吧?输入原则是什么?
* m- C) ^! f7 ~9 p/ q n图三:Hyperlynx的Boardsim不是有两种分析方式吗,针对串扰而言,无论哪一种方式,# Z1 `9 ~# B8 T. ] ^, x" u
我们在做仿真的 时候都要指定串扰阈值,比如都用40mV吧,# V: n, h7 J( t* ?' x* g5 u
我的问题就是:当我用“快速分析”的时候,在Report中,很容易看到有哪条net是victim,, E/ W7 G: J: G' H/ F4 j7 i( a
哪条是 aggressor,也即是说串扰被软件检查出来了,! ]- K, S: w& x N2 f: _2 S
可是在“详细分析”的时候,被分析的net的Report中,无论阈值设定40mV
: y* i7 |8 W! I% j Z3 e5 ? 或者更低,在Crosstalk那栏中,总是写着NA,这是怎么回事啊?
# t( n" g2 B1 G; R! s( G$ ~ M) p 好像串扰没被分析一样?1 b( r6 o- E- t0 _5 V- K' A6 I
图四:当把Protel做的PCB导入Hyperlynx时:
: C( L/ j- x- E; Z/ H6 l( M 弹出warning:说没有Plane layer,让在Stackup中设置一个Plane layer,那这个层随便设置吗? |
|