找回密码
 注册
关于网站域名变更的通知
查看: 2534|回复: 3
打印 上一主题 下一主题

关于DDR2 PCB的拓扑结构的问题,请高手执教

[复制链接]

该用户从未签到

跳转到指定楼层
1#
发表于 2009-3-30 16:46 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
小弟最近要做一个DDR2的应用设计,要用3片16bits宽度的DRAM颗粒,共48位宽。上网看了好多资料,多是推荐的T型拓扑结构,或复T拓扑结构,不知道3片器件该采取什么样的拓扑结构啊。远端星型么,1分3?还是两层T型结构砍掉一个支?又如何进行端接匹配呢? 现在没有资料告诉我,不知哪位不吝赐教!

该用户从未签到

2#
发表于 2009-4-1 15:15 | 只看该作者
星形好一些,在远端再分三路,注意三路之间特性一致的信号等长。

该用户从未签到

3#
发表于 2009-4-3 22:46 | 只看该作者
DQ信号好象还没有1带3的吧. 我觉得 还是用还是两层T型结构砍掉一个支,这个比较好,但是怎么端接,要试

该用户从未签到

4#
发表于 2009-4-6 19:23 | 只看该作者
希望继续讨论:
( Q/ y2 e: q0 V1 rDQ是一驱一的,这个主要是针对地址、控制线(也可能包括始终)。
% L7 W# l& _1 G% H: B在拓扑中,没有最好,只有合理,如果说最好那么星型是最好了,但是走线需要层很多,菊花链走线层少,但是在400M以上的时钟,还存在时序风险。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-10 15:37 , Processed in 0.140625 second(s), 24 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表