关于输出阻抗求助！！！

wanted · 发表于 2009-3-24 12:00

提示: 作者被禁止或删除内容自动屏蔽

forevercgh · 发表于 2009-3-24 20:41

spartan3e xilinx都有提供IBIS model，看模型的V/I特性曲线就知道输出阻抗了。另外你也可以加载model后在SQ或hyperlynx中查看输出阻抗。
至于DDR的阻抗匹配，一般是在串阻（一般靠近DDR，多用来一只overshoot，并非通常的源端串阻匹配）+并联端接至DDRVTT
关于DDR的layout guide，你的DDR厂商一般都有提供。

forevercgh · 发表于 2009-3-24 20:42

spartan3e xilinx都有提供IBIS model，看模型的V/I特性曲线就知道输出阻抗了。另外你也可以加载model后在SQ或hyperlynx中查看输出阻抗。
至于DDR的阻抗匹配，一般是在串阻（一般靠近DDR，多用来一只overshoot，并非通常的源端串阻匹配）+并联端接至DDRVTT
关于DDR的layout guide，你的DDR厂商一般都有提供。

帐号		自动登录	找回密码
密码			注册

wanted wanted 当前离线积分 103 头像被屏蔽该用户从未签到	电梯直达 1^# 发表于 2009-3-24 12:00 \| 只看该作者 \|倒序浏览 \|阅读模式提示: 作者被禁止或删除内容自动屏蔽
wanted wanted 当前离线积分 103 头像被屏蔽该用户从未签到	收藏0 淘帖0 支持！0 反对！0 下载资料威望不够？点击查看获取威望的N种方法>>
	回复举报
	EDA365微信号及QQ群号！

关于输出阻抗求助！！！

评分

推荐内容 /1