找回密码
 注册
关于网站域名变更的通知
查看: 1394|回复: 2
打印 上一主题 下一主题

关于输出阻抗求助!!!

[复制链接]
头像被屏蔽

该用户从未签到

跳转到指定楼层
1#
发表于 2009-3-24 12:00 | 只看该作者 回帖奖励 |倒序浏览 |阅读模式
提示: 作者被禁止或删除 内容自动屏蔽

该用户从未签到

2#
发表于 2009-3-24 20:41 | 只看该作者
spartan3e xilinx都有提供IBIS model,看模型的V/I特性曲线就知道输出阻抗了。另外你也可以加载model后在SQ或hyperlynx中查看输出阻抗。3 ^- G, _1 i4 {# i! X- c; E
至于DDR的阻抗匹配,一般是在串阻(一般靠近DDR,多用来一只overshoot,并非通常的源端串阻匹配)+并联端接至DDRVTT( n8 u: x3 D3 A7 N( I
关于DDR的layout guide,你的DDR厂商一般都有提供。

评分

参与人数 1贡献 +2 收起 理由
wanted + 2

查看全部评分

该用户从未签到

3#
发表于 2009-3-24 20:42 | 只看该作者
spartan3e xilinx都有提供IBIS model,看模型的V/I特性曲线就知道输出阻抗了。另外你也可以加载model后在SQ或hyperlynx中查看输出阻抗。
5 N! l8 F! q& M+ {, c' q6 }至于DDR的阻抗匹配,一般是在串阻(一般靠近DDR,多用来一只overshoot,并非通常的源端串阻匹配)+并联端接至DDRVTT, X. ?+ V" L& Q8 b9 X% J
关于DDR的layout guide,你的DDR厂商一般都有提供。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-7-10 13:19 , Processed in 0.125000 second(s), 26 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表