|
|
EDA365欢迎您登录！
您需要 登录 才可以下载或查看，没有帐号？注册
x
ecos应用是与硬件平台无关的，虽然开发板没有涉及到SDRAM和DDR，不过，在某些高端平台上使用ecos可能会遇到内存布线问题，为了完整叙述，这里一并给出说明。9 O( |) {$ l3 ]+ q9 A
+ Y5 _( D2 C* d8 `4 \
很多人对内存布线感到迷茫，找不到切入点，不知如何下手，其实高速硬件设计的主要任务就是与干扰做斗争，内存布线也不例外。可以这样考虑：内存是做什么用的呢？是用来存储数据的，写入1读出1，写入0读出0，即保证数据访问正确。那么，在什么情况会导致数据访问错误呢？
6 K3 M9 O( z. R! Z& c 1、判决错误，0判成1，1判成0。可能参考电平不准(为什么不准？信号线内阻造成的压降)，也可能是加性干扰，或者阻抗不匹配引起信号畸变。
& ?1 F0 j8 a; Q T, v% m 2、时序错误，不满足建立/保持时间，或者采样点相位错误，不在有效信号位置上。触发器需要维持一段时间的能量供给才能正常工作，这个时间就是建立/保持时间。
9 J& `& \8 |# K 那么只要解决好这两个问题，保证内存正确访问，你的内存电路就设计成功了。
7 N# r5 i7 |7 g 9 u" M" O$ {- [% F* B
有了这个指导思想，内存布线就可以按部就班地完成。不过，不同的RAM类型，虽然目标都是避免判决和时序错误，但实现方法因工作模式不同而有较大差异。
1 j6 B6 L. m) h7 M ) h2 `; c! N0 U( z
高速系统一般采用低压信号，电压低，摆幅小，容易提高速度，降低功耗，但这给布线带来了困难，因为低压信号功率受信号线内阻影响大，是电压平方关系，所以要尽量减少内阻，比如使用电平面，多打孔，缩短走线距离，高压传输在终点用电阻分压出较低电压的信号等。SDRAM、DDR-I、DDR-II、 DDR-III信号电压一个比一个低，越来越不容易做稳定。
" G9 D1 k: m5 p t
0 e# L3 U3 G* V9 Q ? 电源供给也要注意，如果能量供给不足，内存不会稳定工作。
& B3 X) y( y H ! i8 t# K1 t$ M, F5 ^
经常看到“等长布线”，其实，等长不是目的，真正的目的是满足建立保持时间，同频同相，采样正确。等长只不过可以最简单地实现这个目的罢了。要定量分析线长，必须按照时钟模型公式计算。时钟同步电路的类型在后面有简单介绍，这里只要知道SDRAM是公共时钟同步，DDR是源同步就可以了。
. y. M/ L" l* M. y * H: Y) l1 s8 y
SDRAM是公共时钟同步模式，只关心建立时间，不关心保持时间。这些时间和各段飞行时间，经过各个门电路延时，clock skew，jitter，cycle等有关，需要按照公式精确计算。算出各种参数后下规则，让EDA软件辅助设计。选出最长的一根线，不需要计算什么，只要与之等长即可。有些软件能自己算，有些只能自己一段段计算，可以编程让EXCEL表格对某种格式的报告文件自动求和，也算半自动化了。
- L4 y& k( R6 X# ]7 t. t
3 E* p8 @: ~: v! z DDR的所有信号都要加匹配，不论多复杂，为了稳定性。
9 {! U2 M# \# e* }. b" y 始端匹配串接一个22/33欧电阻即可，终端匹配分为AC匹配和DC匹配，阻容可以对噪点抑制，戴维宁电路可以提供高压输电，使参考电平更准确，虽然直流功耗大，但比单个50欧功耗小。
& p+ ~( q b& l, q) c3 b) Y CPU和DDR都是高速器件，DDR热量高，应远离。而且DDR是源同步时钟模式，对保持时间有要求，不是线越短越好，有最小距离要求。保证时钟稳定，同频同相，冗余大即可。
) e4 {' w5 a, v % V% z% v+ A I8 ~: j6 m
有时，信号线有交叉的情况，此时，可以在PCB里调线，再反标回去，因为RAM的各个数据线不需要一一对应，只要有地方存储bit就可以了。注意：刷新线A10不能调，需要读取RAM ID时也不能调整。0 N3 c/ |' Q( h, I- b. B x
+ V6 Z4 U/ ?8 u' ] 评价设计的好坏要看Margin(冗余)，setup time margin和hold time margin，SDRAM/DDR工作没问题并不意味着margin小，也许在实验室可以正常工作，可一到现场就死机。频率漂移，时钟抖动，相差，介电常数变化等都会导致采样错误/不满足建立保持时间，而margin大就可以尽量抵抗这些干扰，在一个恶劣的环境里仍然保持稳定。/ x" o0 ^" F2 R7 i
) J4 r9 N+ Q5 I, ?' j; ?" x$ {
内存的表现形式有两种：内存颗粒和内存条。内存条自身有走线长度，需要计算在内。问个问题：内存条有3种安装方式：竖插、斜插、平插，你认为那种方式好呢？! e1 i- N7 x% z7 @8 t1 Z: l
. i# d" O, N; p5 _8 w) F附：时钟同步电路的类型
0 w6 h( `2 o. y5 r5 D8 _- h# z) t0 Q m6 s1 x! M& e
! z/ y- e" r+ C, p i$ X
源同步就是指时钟选通信号clk伴随发送数据一起由驱动芯片发送。公共时钟同步是指在数据的传输过程中，总线上的驱动端和接收端共享同一个时钟源，在同一个时钟缓冲器(clock buffer)发出同相时钟的作用下，完成数据的发送和接收。
: Z1 \/ O+ [2 x' a! n
/ }! M9 x: e/ Y 公共时钟同步，将同一个时钟信号用时钟分配器分成2路，一路接发送器，一路接接收器。在时钟上升沿发送数据，在下一个周期的上升沿采样接收。速率在200-300MHZ以下。8 y# Z9 }) {7 l" ^* ?
源同步是时钟和数据一起发送，时钟稍稍滞后发送，传输速率主要由数据和时钟信号间的时差决定。因此速率快。) T+ }- y0 P$ X6 d0 ~* i7 N
公共时钟同步电路走线长度有最大值len <=，源同步电路走线长度有最小值<= len <=
( _ |" h1 E3 b: I' F& L L( F. J 源同步关心保持时间，TBI+10bit数据和DDR的DQS+DATA属于源同步电路。
$ d3 `* T4 u' ?) A$ M' t2 C. I! i% B. I _8 \, f" n
------ 等长线8 o7 ]% b9 F2 Y+ ]" _
|时钟|----------------->发送端时钟- z o2 j6 l# M) o. \, n7 ~
clk--->|驱动|----------------->接收端时钟. L' M1 B% x* e4 d2 c8 I1 u9 c3 \
| |---; T! m5 k. i$ m3 o" c
------ |4 _7 |5 ~3 x: F% y' o, i6 v
| |% K1 W6 w+ X& j) Z. `, V
---<---PLL补偿
: K' Q/ z: n3 e$ s2 \ 公共时钟同步
% q- `$ C6 j& k9 ^8 U7 b2 Z+ g E+ K+ m; C% L4 P) M
-----1 P$ t! Y4 L7 u
|驱 |------------------>clk
( s! c' c8 z4 Q |动 |' V( a& ]" Z- R% Z$ c! V5 u
| |================>data8 \, |% g3 D+ Y* |
-----. g- c7 c# V! P: y8 t
源同步1 F: n! R1 d9 M
+ \/ q# t n" {& D) H7 z+ |
# ?9 b& O T- `& H$ X( G --------- ---------$ V5 G/ T1 D' V! W% z) p2 Y
-----< >< >--------
/ d) |. E1 V, \5 ^* C6 D --------- ---------
9 l3 f* J! y' l& @7 B -----------
+ v1 L. Z5 _, K | |, b. p+ e) l( I
--------- -----------
7 _$ k4 u X$ J! V |<--->|<-->|
$ A( N& M$ }3 W/ [ 建立 保持 |
评分
-
查看全部评分
|
[复制链接]
/1 
发表于 2009-3-13 17:24
收藏
淘帖
支持！
反对！
发表于 2009-3-14 17:55
