| 看起来有问题啊。 |
本帖最后由 超級狗 于 2013-5-13 09:49 编辑 liangjiatian︰下降时间应该是跟负载有关的吧? 0 X7 q7 {% S) N# }+ y o* d: K 高手大哥也算一個,昨晚仿真的時候我也有想到這個問題,曾經嘗試去改變負載看看結果(我設計了電阻並聯電容當負載)。. F0 ?# G" ~. F+ b% V# x8 A 6 k' y. N: R+ Q6 u ^! H9 ` 但下降時間長達 2 秒,所以負載造成的影響幾乎看不到。因為關機時電容會透過電阻放電,除非你放了一個很大的電阻和極大的電容。這表示你的負載電流很小,但又放了一個其大無比的濾波電容,這對一般設計來說是不合常理的。 樓主︰5 V! Z0 l, x% [* m" ]; @: V 0 K u2 o% o1 |4 N# e 你死到哪裏去了???越來越多人來踢館了啦! # N! T& F4 j2 W( ^2 ^ {:soso_e110:} |
|
我找到一個典型的應用︰ TFT LCD Bias VDDA、VGH、VGL 間常有開關順序(Power Sequence)的問題,最早開的電源、通常要最晚關,這線路剛好是開得快關得慢。5 B0 b- C4 ?4 q( y" b* Y 6 |* w5 G7 `& K: a5 D% g! _& ]$ ` 樓主︰) I$ Y5 @( i+ i1 C! `, H( y 你快出來啦!我快唬不住他們了。9 W: J8 t4 T1 V b7 `7 G' {! u- v {:soso_e127:} |
/1
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-11-22 15:50 , Processed in 0.171875 second(s), 31 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050