和封装有毛的关系，一看就是针对不同形状焊盘设置的普通方式或者是普通间距不同造成的两种结果！

ch21eda9 发表于 2013-5-9 09:54
! P# y  [6 r& }, P& d你好
可以抓个图让我了解一下吗？
) I) S9 x0 d1 O/ u3 u你这样说我有点不能理解

你的焊盘间距是30mil。
5 m6 H4 \5 H+ n, \6 S假设rules中——铺铜到焊盘的间距设定的是5mil。
                 ——铺铜的网络到焊盘1脚的网络的间距设定的是5mil；铺铜的网络到焊盘2脚的网络的间距设定的是5mil。
* G) _5 V; N4 U# Y/ |在以上规则前提下，30mil宽度间剩余的铺铜宽度就是30-5-5=20mil。就像1楼图1。

假设rules中——铺铜到焊盘的间距设定的是5mil。
                 ——铺铜的网络到焊盘1脚的网络的间距设定的是5mil；铺铜的网络到焊盘2脚的网络的间距设定的是15mil。（当网络间距大于焊盘间距时，按大的来）
在以上规则前提下，30mil宽度间剩余的铺铜宽度就是30-5-15=10mil。就类似1楼图2。

第三点是为什么20mil宽度能铺，10mil宽度就不能铺？看你7楼红圈，width的值要小于空间中剩下的宽度才能铺的上。你可以试一下width设为1，再flood一下看看效果有没有变化。

哦 估计是规则里面设置不一样  就是覆铜到元件焊盘距离

是否做元件封装时设置了copper keepout？

木头脑瓜 发表于 2013-5-9 09:03
你第二个图，铺铜到两焊盘的安规距离明显不同。造成焊盘间能铺铜的宽度减少，所以没铺上。

& v) X2 R: O9 ?! e4 f0 y# y你好
7 E) W' k* c& r3 W& {, O: k可以抓个图让我了解一下吗？
7 [( ?! |" a) {7 o5 B你这样说我有点不能理解{:soso_e135:}
5 |# B/ P$ Q! w8 A% n, C1 @- N
9 E! _# I' V# F. a8 r. w谢谢

目测两个封装 不一样

我觉得是下面图中的PIN2的网络有特殊规则设置，与铺铜皮距离大，造成中间铺不了

你第二个图，铺铜到两焊盘的安规距离明显不同。造成焊盘间能铺铜的宽度减少，所以没铺上。

是在栅格设置那。Grids设置COPPER的数值

ch21eda9 发表于 2013-5-8 15:02
这里吗?

' ^* h0 S3 J, ~+ Y6 C" c我点出来两边也都一样

对。如果这个也一样，你看下铺铜的线距是多少。

ch21eda9 发表于 2013-5-8 14:45
6 r* I$ r2 Q" Z- r+ a' ^两边设定都一样，铺出来的结果不同

你这里是修改平缓度的，不是设置铺铜线宽的。你选中铺铜的外框，查看其属性可以修改敷铜的线宽。