我从Altera 官网上下载了FPGA的封装,网表生成后,导入到allegro PCB中,出现如下情况: : l) S4 y! n4 w2 v) z: H! l9 _ ! y( @2 `' x8 u$ c 0 c8 e: q0 i# C就出现这一个问题,其余器件的封装 ...
zhuyt05 发表于 2012-12-5 17:15 $ j: U! [, _3 M如果是从网上下载的封装,而没有下载焊盘的话,需要从封装文件中将焊盘导出来,放在allegro设置的路径下,这 ...
查看 »
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-11-26 20:51 , Processed in 0.171875 second(s), 28 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050