找回密码
 注册
关于网站域名变更的通知

AD9如何设置器件引脚间距很小的设计规则?

查看数: 7885 | 评论数: 20 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2012-11-28 17:34

正文摘要:

事件板子的间距鬶设置为10mil。板子上有一个器件,它内部的引脚间距很小,小于10mil,我把它设置为5mil。如下图 4 j) F( [/ ~* Z( T. _& ` 2 [$ n  M2 d% Q5 T5 y( E; e" [, p* p0 J, u6 j0 R  ...

回复

zhanweiming2014 发表于 2014-11-13 08:46
吴鸣 发表于 2012-12-3 22:19
; i3 x2 E. }  i+ S这类规则我一般在原理图中添加,点击放置->
0 G( I  V% F; z9 n& JDirectives-> Blanket6 d$ t+ k/ u+ k5 W
               ->PCB Layout
$ m1 P, _, u7 j: c- H. H
这个方法,对于原理设计也是很方便
$ x4 X5 K& K8 A7 H, S5 V/ H7 X
denniszeng 发表于 2014-10-30 13:32
对于了这类设计规则经常用到,要么针对单个器件要么针对这一类的封装或创建Class去设定,若设置好规则后有报错那就把默认最小间距规则修改下即可。
JIMDENG 发表于 2014-10-30 11:01
如果吴鸣大师说的方法可行,那就是一个很好的方法!有空试试。
sy_lixiang 发表于 2012-12-4 20:24
谢谢楼上兄弟的回复,向你们学习了。
5 R' f( ^  k& t: q7 E7 j7 M( i* F2 Q1 _5 d0 P
方法都不错。
$ z1 V; T0 |2 r/ X  _9 D0 |9 ]4 g  D& V! `  f
每个人有自己的风格吧,我个人是不会轻易把规则给disable掉的。
6 c5 P  `5 v2 p但自己很清楚的情况下,禁掉也没什么问题
huasheng501 发表于 2012-12-4 11:00
吴鸣 发表于 2012-12-4 08:45 . h9 e3 Y0 O" W
如果都关掉不利于DRC检查好不好,你是一个一个添加方便,还是把原理图圈起来添加方便;真是搞不懂你?

* Q' \* P# o2 J0 P% Y呵呵,你更改原理图后不要重新导入原理图吗,你不知道添加class有快捷键吗,框选网络后可以直接将其新建或者添加到一个class里面,所花时间不会超过10s!你选几个网络,右击一下,选择NET ACTIONS,多的就不说了。
liuchao6102616 发表于 2012-12-4 09:47
sy_lixiang 发表于 2012-12-3 21:51
4 }' e  _; @$ y+ N哥们,对对对,就是这个意思,你是怎么设置的啊?快教教我。。。
5 K# x" }. L$ l6 d
我一般是直接忽略,非要弄的话我觉得版主的方法应该是最好的。
吴鸣 发表于 2012-12-4 08:45
huasheng501 发表于 2012-12-4 08:39
! O8 G* i& d5 q不要这么复杂,在PCB里可以直接添加class,具体做法是按D+C,新建一个class,在选择网络添加到这个class, ...

% G- h% L, F7 b5 J! @如果都关掉不利于DRC检查好不好,你是一个一个添加方便,还是把原理图圈起来添加方便;真是搞不懂你?
huasheng501 发表于 2012-12-4 08:39
吴鸣 发表于 2012-12-3 22:19
! I9 ?) R  @2 V0 T- }这类规则我一般在原理图中添加,点击放置->
, p! n! L3 j" L2 t1 A. ]8 lDirectives-> Blanket: H. w6 K+ O- c  p+ P+ D( h
               ->PCB Layout

2 D( Z6 X, \: ?. e  \不要这么复杂,在PCB里可以直接添加class,具体做法是按D+C,新建一个class,在选择网络添加到这个class,就可以了。像这个报错,只要你的线宽比器件管脚窄,那就忽略它,没必要花这些不必要的时间,如果你硬是要改,那就把线与线的间距规则关掉,如果还是报错的话,你把所有到所有的最小间距改小。
吴鸣 发表于 2012-12-3 22:19
这类规则我一般在原理图中添加,点击放置->
9 \/ ?0 r6 {% e2 R  |Directives-> Blanket* ~+ b& G  g" Z$ G8 \8 m
               ->PCB Layout
9 {6 h! Z6 K6 T9 c3 q) A' x               ->Net Class
# [7 N" j  K7 _% n- D+ q# b9 ~5 \添加网络类的好处在于不必更新过多的规格到PCB,这样你圈起来的网络都归属到一个类,CPU Class
; i' Q: J2 G9 g) a9 l) Y - C$ g+ u! x' n0 S( w# g+ \
: e. b4 x! H" Y
注意执行检查时先把这种安全间距规则的enabled去掉,难免你圈起来的网络别的地方也有,都弄这么小的间距也不好。所以先检查其他的,最后只看到芯片周围线报警时,把这个enabled打开即可!
sy_lixiang 发表于 2012-12-3 21:51
liuchao6102616 发表于 2012-11-29 14:54   Z: j& ^: m' ~5 [! W/ ]
知道是什么情况了 你的设置是对的,报错的不是器件管脚间距,是连到器件上的线间距报错了

; ~9 T* I7 I6 l- c. M, D, s, L: ^$ e' f哥们,对对对,就是这个意思,你是怎么设置的啊?快教教我。。。
sy_lixiang 发表于 2012-12-3 21:50
lidean 发表于 2012-11-29 09:42
- _- n. o- T, ?8 g; I4 U是不是间距比5mil还小啊?
" ]! o- u- b* A- c
不是这样的,是这个单片机内部引脚间距小于10mil,我把内部规则设成5mil以后,布线时从引脚往外拉线,还是会报错的,只是不知道怎么把这种错误给它干掉。
sy_lixiang 发表于 2012-12-3 21:49
黑驴蹄子 发表于 2012-11-29 08:24 8 {: M' ?' h! t: g
在MCU上盖一块ROOM
1 a, ]6 ?; r! a  h, q) k- _% ?' d然后设置ROOM规则,比较方便

! l# r5 _8 [: G) d- N" d这也是一个好方法,我回头试试研究一下。
sy_lixiang 发表于 2012-12-3 21:48
huasheng501 发表于 2012-11-29 08:40
; y1 I# z% S5 ]. G9 j1 K你设这个规则无非是为了看得时候不会报错,事实上你这个不是约束条件,所以,这一类的报错你不用管它

3 D8 E2 Q+ L6 d0 |4 h. F0 }5 P其实你说的是这样的,我可以不理它的。但是还是想把问题搞清楚。
liuchao6102616 发表于 2012-11-29 14:54
知道是什么情况了 你的设置是对的,报错的不是器件管脚间距,是连到器件上的线间距报错了
关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-26 13:13 , Processed in 0.187500 second(s), 30 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表