Dc2024101522a 发表于 2025-4-21 15:27
还有一点就是隔离设计不合理，隔离是将前后网络通过物理手段隔开，包括地平面和电源，现在你的供电是分开 ...

抱歉，最近比较忙暂时不会测试了。只能把之前的测试情况大致跟你说一下。后续有机会的话，还可以继续测试。1. 放置1uF电容条件下，28V输出电流与占空比的关系：随着占空比从0.1%开始增加，28V输出电流迅速增加，但占空比从5%增加到10%过程中，28V输出电流会出现一个明显的下降，可能是发生了某种谐振（具体原因我也不清楚）。
2.放置1uF电容条件下，大功率负载（10.5欧）时，占空比达到1%后，MOS管就开始发热、冒烟，说明MOS管出了问题。
2 ~. o. W/ W. [& l% j3.在测试中发现，0.1uF、1uF、10uF均能引起该振荡现象。
' ^# C% ^, L% r# a# E4.原先OUTH端串联的电阻为10欧，将OUTH端的电阻增大至300欧、1K欧，可以在一定程度上缓解该现象（过冲只在10%~20%占空比下比较明显，且有一定的下降），但无法根除。
) R2 e6 \* [1 ^9 l* q  r) F5.原先OUTL端串联的电阻为3.3欧，将其增大至300欧，会导致下降时间过长，2%的占空比输出功率就接近满功率了。
) [) O8 }, h+ H- D5 O0 Q: v. r- x/ O6.所用芯片为隔离电源芯片，但测试没有用差分探头，所以测量过程中会使被测点与GND导通（虽然是经过兆欧级别的电阻导通），导致测试结果存在不准的可能，可以考虑使用差分探头测量。
0 g9 u8 L3 f! F4 M6 {) ]# T7.该电路输出端有电容的情况下，产生的干扰已经能影响到FPGA输出端了（后面我用FPGA模拟信号发生器）。使用FPGA，PWM频率1K，占空比10%驱动，输出端电容0.1uF，负载10.5欧，PWM输出后，听到刺耳的鸣响，音量不大。测量PWM输入端，有一个10V左右的过冲，说明这个EMC都通过245干扰到FPGA源端了，过了几秒，应该是FPGA管脚被10V的干扰烧坏了。给FPGA板卡供电的5V电流从平时的0.04A增大到0.12A。后面试了一下，应该只是对应的FPGA管脚烧坏了，别的还能用。
+ L0 o' w2 S+ Z+ L5 [8 m7 O) {/ c

0 s  S+ K2 q. J
3 ^8 ?& h0 d5 }; M! P! t6 u
- I7 W; }% \8 D/ U+ l我个人的看法是，这种电路的干扰很大，最好不要采用（或者可以试试在28V输入端加理想二极管电路）。我看TI出了很多高侧开关芯片，PWM最高只到2-3KHz,上升和下降时间都是几十us，估计是他们也知道上升下降速度过快，会导致严重的EMI问题吧。

流誓星空 发表于 2025-4-20 22:21
! F- _8 {3 g+ I0 c4 E9 E% l  G1 A感谢大佬

. o9 t/ X5 S" H还有一点就是隔离设计不合理，隔离是将前后网络通过物理手段隔开，包括地平面和电源，现在你的供电是分开的，但是隔离芯片的前后级的地还是一起的，这样是起不到隔离作用
6 @$ W( C0 f4 T% P- h3 O6 P还有就是，后面有测电流吗，高低占空比的区别也是我的猜测，没有把握，所以我想看看电流图

Dc2024101522a 发表于 2025-4-14 11:41
; _; d4 P* Y5 |) s# J1、纹波过大是因为mos的寄生电感引起，mos突然关断会导致di/dt增大，电感电流不能突变导致寄生参数发生了阻 ...

9 h" M& j# }  ?# n感谢大佬
: A) z3 n* d; z0 U* \

Dc2024101522a 发表于 2025-4-14 14:33
" x  o' M  c8 \龙哥，细说，“隔离无意义”是因为共地吗

VDD和VCC2搭一起，VEE和VEE2搭一起，然后把功率端28V的gnd也并进来。分析下mos导通和关闭时mos的ds是什么情况？导通12V隔离电源的左右两侧还是12V吗？

huo_xing 发表于 2025-4-14 13:15
这个图是参考的是自己想的，这么搞隔离无意义。ds电压超标问题先放一边吧

龙哥，细说，“隔离无意义”是因为共地吗

这个图是参考的是自己想的，这么搞隔离无意义。ds电压超标问题先放一边吧

1、纹波过大是因为mos的寄生电感引起，mos突然关断会导致di/dt增大，电感电流不能突变导致寄生参数发生了阻尼振荡
2、加输出电容实际上是增大了负载，mos突然导通，输出电容对地实际上可视为短路，充电电流很大，此时关断mos，di/dt会更大
( [& \* [6 L3 i) o' _) c& l! q; e3、增加输入电容，该电容作为bulk电容起了稳压作用，或者说增大了V28电源带负载的能力，因此能减轻振铃问题
6 |; @$ r0 B  G. P) \: R- P4、更改R2实际上是减缓了mos的关断斜率，此时di/dt变小，因此振铃程度降低
5、低占空比和高占空比的存在区别，尤其是低占空比振铃更大，个人猜测是因为输出电容没充满电，电容还在充电因此mos电流还是很大，高占空比时电容已经充了很多电，此时mos电流比低占空比更小，振铃更小

* Z0 Y8 f4 E1 @9 c: R9 H主因：mos寄生电感的存在和V28带负载能力偏弱
# a& C' |4 F5 E* x" X* g解决方法：1、增大输入电容；2、针对振铃的频率加对应电容