再见海贼王 发表于 2024-12-31 09:58
. _( u& S; N* M8 u是这样的，因为VP和VN是在芯片内部无法直接测量；通过你的点播后我是这样想的VREF/2经过电压跟随器可以等 ...

芯片内部功能估计FAE都不会知道。如果实在要搞命名去问原厂。

1,DS的Vcom共模，个人理解是SP/SN引脚的对地电势，即就是±0.15V，不能超出此值，这个不是因为会坏，主要是内部运放会进入非线性区，放大比例就不对了(DS后面有说明)，一般用来采样电流电阻两端的电压也不会太大，手册写的没问题；
2，（VP+VN）/2=(VREF/2+VREF/2)/2=VREF  这个是怎么来的没看懂，Vref是用于给输出端的静态工作点偏置，有可能也给运放供电(没仔细看DS，猜的，不然SO也不会和Vref挂钩，Vref电流也不会有2~3mA这么大)，和Vcom无关；
3，这是一个普通的差分放大电路，只不过输出静态工作点从0V加了Vref/2的偏置罢了，楼上有人说了这个Vcom不是运放的vcom是这个引脚的vcom，个人感觉你应该是把这两个混了，你计算了Vref分压以后推出来的电压是内部运放引脚的，比如从这个芯片角度看，SN引脚的电压始终是0V；
4，参考手册42和44页的图，对于SP和SN的电压，以及和SO/VREF间输出的关系已经说的非常清晰了。
% ]7 s* `- S4 {  G7 D0 |/ k+ |0 g, d5，你可以用TINA-TI搭一个一样的电路，仿真一下就很直观了

huo_xing 发表于 2024-12-31 09:20
- a# {4 }( k9 J0 c3 q- y你实际测量下来是多少套进公式算。如果实在想不通，看下面图片，蓝色线是Vref到芯片输入引脚图。1. 从输 ...

是这样的，因为VP和VN是在芯片内部无法直接测量；通过你的点播后我是这样想的VREF/2经过电压跟随器可以等效成一个理想电压源其内阻非常小；那么VP的最大电压应该就是[R1/R1+(R2//R3//R4//R5)]，由规格书中得知最小增益为5；那么VP的最大电压就是VREF/2*[R1/R1+(R2//R3//R4//R5)]=0.25V，输入共模电压最大就是（VP+VN）/2=0.25V，还是会大于0.15V；头大了

狗哥因该是在台湾，

超級狗 发表于 2025-1-2 08:20
$ L" K: Z0 Q# w詳見附圖中 Common Mode Input Voltage Range 的標示！

感谢狗班竹，新年快乐！

kevin890505 发表于 2025-1-1 01:22
& |: r' z! Q) Q, A& G1,DS的Vcom共模，个人理解是SP/SN引脚的对地电势，即就是±0.15V，不能超出此值，这个不是因为会坏，主要是 ...

感谢版主大大，我误以为规格书说的共模，指的是内部引脚的，自然而然想到VREF偏置对引脚引起的共模电压，这个确实是我自己理解没到位
3 J" y4 A2 C: w4 ]0 w/ r" V

超級狗 发表于 2025-1-1 01:14
* N) I/ z! ~6 ]' h9 r3 [8 T樓主應該再往下看一點的！

我确实没有看的这么细；最近正好在看运放的，所以第一时间就往这方面想了，
8 P( J  s& @# n2 C

bazhonglei 发表于 2024-12-31 22:59
看手册上提到的共模电压是指SPx和SNx，器件厂家没必要在手册给你标出器件内部运放的共模电压，这个-0.15V到 ...

7 E6 F  x' }& U4 ~非常感谢，也就是手册给的共模输入电压范围，与运放引脚输入共模电压范围是两回事；这样说确实合理了。

詳見附圖中 Common Mode Input Voltage Range 的標示！
6 e+ H# }+ c' B: l; g/ U


' t% E8 W3 c- `/ n: e4 P5 }0 ^
2 a& k3 s  G7 J2 `8 m
: ?3 {, {% Y7 m, q7 E* U

; N! Q2 p) }6 L6 v. G

再见海贼王 发表于 2024-12-31 09:14
感谢解答，那如何在实际应用中确保输入共模范围不超过参数要求造成失真或者损坏芯片呢。

: j4 J& R' `$ G9 h$ d樓主應該再往下看一點的！
6 e3 n3 {. F7 @

看手册上提到的共模电压是指SPx和SNx，器件厂家没必要在手册给你标出器件内部运放的共模电压，这个-0.15V到0.15V的共模电压和手册上的差模电压-0.3V到0.3V相对应，均指器件的SPx和SNx引脚，并不是指运放的正输入端和负输入端的共模电压！

huo_xing 发表于 2024-12-31 13:42
4 q: _  ]8 w7 l" W% K: Z: W" d芯片内部功能估计FAE都不会知道。如果实在要搞命名去问原厂。

确实如此，我本意不是想弄清楚内部原理，我只想知道如何判定这种运放电路设计时会不会出现共模超标问题！
9 i' j( Q1 Z0 e4 G, w

再见海贼王 发表于 2024-12-31 11:40
$ o. ]. V; @* j我邮件问的和帖子一样，由于一些原因，原邮件不方便贴出；Ti回复的译文如下：（我感觉就是在给我科普） ...

% C2 J  j& h( ~, M0 |2 t”Ti确实告诉我超过了范围会出问题“；至于如何设计确保不超过，以及我的计算和参数不一致问题只字不提，甚至不愿指出我理解的参数范围错误。国外巨头尚且如此，guochan的可想而知了；总之感谢各大佬的指点，不过到现在为止我还是不知道我的计算方式哪里出问题了，还是说这个真的没法估算我的思路走偏了，继续啃书ing。

再见海贼王 发表于 2024-12-31 11:19
# e( P. r8 p- k2 x不是E2E我们是公司邮件直接问的。

我邮件问的和帖子一样，由于一些原因，原邮件不方便贴出；Ti回复的译文如下：（我感觉就是在给我科普）
“共模输入范围是根据我们设计的SP和SN引脚额定值和电压容限指定的，而不是从内部电路中计算出来的。当使用放大器时，客户必须确保SP和SN之间的差模电压不超过-。3V（最小）和0.3V（最大），共模输入在-0.15和0.15V之间。这是为了确保放大器在线性范围内，而不是在预期范围外工作和表现不理想。这解决你的问题了吗”

再见海贼王 发表于 2024-12-31 10:14
( P7 ^1 `* c+ G9 y感谢狗帮主解答，是理解成VCC±0.15V吗；如果这样那就没问题了。奇怪的是当我把这个问题反馈给Ti的FAE人 ...

, s: a/ y8 D. Y不是E2E我们是公司邮件直接问的。