guhcun 发表于 2024-11-29 09:36
这个是比较特殊的试验板，整板元件不能有插件，除了GND过孔可以是通孔，其他过孔必须盲埋孔，而且主芯片 ...

什么叫特殊试验板，估计是你们还没有你们的客户懂的多。交流了这么久，大概信息：1. 你们可能是pcb外包公司，客户可能是大学/国企性质研究院。
2. 22层板只是为了搞定ddr布线，并且ddr所有布线参考gnd。（以前接触到的研究院性质的客户都是按书本上东西来）
# G9 T3 P9 m3 N& M$ s9 D# F
* ]# l7 S; ?1 Z% m& W3. DDR和CPU不在同层，那么你们客户说gnd用通孔，信号用HDI孔就是对的。

6 N- T3 B! q/ W# T' [4. 用了HDI孔后stub只在埋孔L2-L21部分有影响。表层的盲孔没有了。高速信号的stub影响不能忽略。厚板卡的过孔stub可以友情提醒客户。
5.  gnd必须通孔是考虑信号返回路径：假设内部走线在L5，L1走线参考L2，L5参考L4/L6，L22走线参考L21。如果L1和L22的gnd孔用HDI，L2,L5/L6,L21这三个平面在ddr区域是完全隔离的。需要通过其他地方的通孔gnd连接，这样和信号跨平面没区别了。
7 \- b8 P3 S6 o. h6. 客户在高速信号方面知识比你们强。最好是听他们的，并且这种客户一般比较强势。
+ N9 N9 F) n) l3 I% D* k* f) ]$ [, {
6 c1 D4 a8 j* W! c2 `

guhcun 发表于 2024-11-28 19:56
LPDDR5的实验板，中间层GND平面比较多，DDR走线用了6层，要求每层走DDR线都参考GND平面，因为成本不考虑 ...

7 W% o. A7 w& e: x( }, T6 T1. 你这个回复是矛盾的啊。想要信号质量，那么对厚板卡必须要考虑stub。
2. 就你这个描述看，感觉22层只是为了ddr线。并且还有成本考虑，那你们该评估下具体方案是否合适，一般来说，LPDDR哪里用得到22层。
9 v  T* a/ v1 f2 M( l3. 从信号完整性来看，高速信号的stub有时候比参考层是电源还严重。
4. 同样，你GND用的是HDI孔。那么L20层布的完整返回路径是什么：L1参考L2。L21参考L20或者L19.但是L19/L20和L2是不通的，需要从其他地方的通孔gnd绕。并且这个通孔gnd还不在ddr区域。这个问题是不是类似信号跨平面分割了。从这个角度看，你还不如参考ddr的电源平面来的好。
& N7 F) ?1 e7 H1 }4 P* y* H

huo_xing 发表于 2024-11-28 14:36
$ t0 r! m5 h7 @3 z& W1 @) V22层板，那板厚要到2.5mm~3mm了。DDR多少速率，太高速要考虑过孔stub。如果不在乎成本，考虑背钻工艺

LPDDR5的实验板，中间层GND平面比较多，DDR走线用了6层，要求每层走DDR线都参考GND平面，因为成本不考虑过孔stub，但是不确定DDR的GND管脚如果只打盲孔接地会不会影响信号质量。之前没有考虑这个问题，DDR所有的GND管脚只打盲孔接地，而且线也已经绕好等长，现在才想起里要打通孔，打通孔以后内层的信号线都要重新调整，这样很麻烦。

huo_xing 发表于 2024-11-29 10:02
什么叫特殊试验板，估计是你们还没有你们的客户懂的多。交流了这么久，大概信息：1. 你们可能是pcb外包公 ...

DDR的线序完全按照客户之前设计的板子来
3 R4 T% R( c0 g/ {! [- P6 t9 f1 l

huo_xing 发表于 2024-11-29 10:02
# R) v' R2 m5 t# c- d什么叫特殊试验板，估计是你们还没有你们的客户懂的多。交流了这么久，大概信息：1. 你们可能是pcb外包公 ...

2 E( s/ R% x7 Z. I" M2 UCPU引脚3000多

huo_xing 发表于 2024-11-29 10:02
; u) O8 j) w0 i什么叫特殊试验板，估计是你们还没有你们的客户懂的多。交流了这么久，大概信息：1. 你们可能是pcb外包公 ...

, ~: Y0 G: U* k% SEMC试验板听说过没？

huo_xing 发表于 2024-11-29 09:11
这是什么奇葩逻辑，你们交付的是产品还是pcblayout？
. f1 K6 ~- Z+ g1. 要是产品，客户为什么要关心pcb设计。验收功能 ...

这个是比较特殊的试验板，整板元件不能有插件，除了GND过孔可以是通孔，其他过孔必须盲埋孔，而且主芯片单独放一面，其他元件必须放另一面。电源就有好几十组，其中还有几组几十A的大电流电源

guhcun 发表于 2024-11-29 09:05
' ^  ]  ?$ k8 T5 R7 x  [& t: X最初的完成的设计是2阶16层，按常规做法DDR信号大部分参考电源平面，交给客户后，客户又想让所有DDR必须 ...

- E! S$ q! V  y8 n* B: X0 y这是什么奇葩逻辑，你们交付的是产品还是pcblayout？
1. 要是产品，客户为什么要关心pcb设计。验收功能不就好了。
3 `6 M' l1 k: h2. 要是pcb外包，那么成本关你们屁事。客户怎么要求怎么来。
3. 还是那句话，LPDDR哪里需要16层。8层板顶天了。随便去找几个方案公司的demo看看，大部分是4层或6层。向海思这种面向消费电子的，还有双面板的ddr

huo_xing 发表于 2024-11-29 08:48
1. 你这个回复是矛盾的啊。想要信号质量，那么对厚板卡必须要考虑stub。
2. 就你这个描述看，感觉22层只 ...

3 j' }9 C$ k" {6 r! _最初的完成的设计是2阶16层，按常规做法DDR信号大部分参考电源平面，交给客户后，客户又想让所有DDR必须参考地平面，客户就决定把叠层就加到22了

66666666666666666666666666666666

guhcun 发表于 2024-11-28 20:15

! v) Q; Y" i/ G" D) u; u既然是LPDDR5，那么设计策略可以改变的。
2 R$ \/ o$ D9 T1 h1 x! c2 J% B1. DATA布线在L1和L3。这样GND用HDI没问题。
2 DATA布线不考虑pcb等长，通过软件做时序匹配。
3. address布线参考电源平面就好了，不需要是gnd的。这样成本能下来很多
+ e7 X$ B4 G* {- j, s& D4. 另外，从LPDDR4以后。很多的内存颗粒厂家为方便pcb，都没有严格要求data group布线需要同组同层了。原因也是软件能处理时序
% Z, [$ V5 B. g" T

( U! {3 i8 f; E% x- W
) G" N5 F( A. q/ H2 T8 k+ ?1111111111111111

huo_xing 发表于 2024-11-28 15:48
不是布线充裕问题。层数22不用考虑布线空间了。大概率是板卡上有小间距器件，必须用HDI。

  z+ y* C" _! X) z我指的是DDR底下放GND通孔
" q: ^! {: u4 p$ ]) _, ~

因地置宜吧。
: d) }" s; \1 c; F密的地方盲孔，稀的地方通孔。