| 调试的时候断开用的,或者测试电流用的,或者EMC的时候改成磁珠用于滤波 |
| 有没有可能是DC-DC远端反馈,可以看看全志的参考设计 |
| 猜测是为了layout分开走VCC线用的,这估计是偷懒的做法,但是这张做法不妥,稍不注意还是容易走到一块儿 |
逍遥哥 发表于 2024-8-23 19:00 果然会有更好的想法 |
你看到的是0R,其实他并不是0R![]() ![]() |
| 类似于跳线帽,调试用 |
| 调试使用 |
| 通过使用0欧姆电阻,可以灵活地在不同层之间建立电气连接,而无需实际的跳线 |
|
]5 L: J3 q) u! a 有资料表明# D3 z7 B+ N) n. G) O ①0欧电阻相当于很窄的电流通路,能够有效地限制环路电流,使噪声得到抑制。电阻在所有频带上都有衰减作用(0欧电阻也有阻抗。1 Z) h' D5 ?9 c ②空置跳线在高频时相当于天线,用贴片电阻效果好。 ③布线时跨线 |
|
從肥死卡好(Freescale)的一些資料來看,小弟是認為他是畫錯了!% z9 K/ c1 W6 _/ t2 z & z: E) @4 ], L# Z* C' L. u# _ R125 應該是磁珠(Bead)預留位置,左邊的 VCC 應該標為 VDDPLL。: |' _( c& r& [. E+ D + H5 w% \& s* Y' B 因為一個人畫錯,之後就成為千古懸案了。! [. w( z0 o/ m t0 Z$ o XFC – this pin must be connected to an external loop filter to eliminate the VCO (Voltage Controlled Output) input ripple. The needed filter is a second-order, low-pass filter that is used along with the reference frequency to determine the speed of the corrections and the stability of PLL. When the PLL is not used, the XCF pin must be tied to VDDPLL; 8 ]& G S; a6 K* S " r7 C4 Y, U' F$ `/ ]/ f : F% D; x1 V; m- A |
NXP MCU MC9S12XDP512 PLL XFC Pin Loop Filter.jpg (6.31 KB, 下载次数: 37)
Filter of PLL Power.jpg (18.95 KB, 下载次数: 20)
| 给layout点发挥空间 |
| 电阻两边的网络名称一样? |
/1
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-11-22 05:23 , Processed in 0.187500 second(s), 29 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050