出Pin處優化後仍然落差很多時，我會選拱很多個小的。

尽量两端拱小波，藕合

动态等长最好

以前公司内部仿真过，太长的话，绕一段大的结果更好

感谢分享。

按照这个同学提供的文档，以及仿真的结论，与我们的认知是相反的呀，差的比较多的时候，绕一个大的会更好
$ e( b7 o1 w8 Q& |3 w

" j/ N  s: Q% \% c+ |& e/ w) s

Csec 发表于 2024-8-22 15:28
% C3 b( {3 q2 u* e* k) s; O有一种情况，这个差分线很短，由于CPU管脚一前一后出线，导致差的很多，这种如果绕小波浪的话，就整段都是 ...

那就要想办法让出线短的那条线出pin时多走些弯路，往长的那条线边上靠一靠，理论上是哪里不匹配绕哪里，不匹配长度越短越好

参考一下这篇文章
; z5 Y2 z. r# u, S% w

这个应该是看等长的要求和目的了，如果对阻抗连续性要求较高的话建议走小波浪，如果对相位误差要求高的话走第二种，并且加大蛇形线的高度和宽度

首先扇出时尽可能做到P，N之间的差距小，但还是会存在内圈和外圈的长度差，其次可根据速率和空间，速率高的话尽可能鼓包高度在1~2倍阻抗线宽内，鼓包数量会多点。

小的好，可以做下仿真看看

有一种情况，这个差分线很短，由于CPU管脚一前一后出线，导致差的很多，这种如果绕小波浪的话，就整段都是小波浪

看信号的速率多高，不管那样都是小波浪占优

内行人都会选第一种

kilbird 发表于 2024-8-21 13:37
出Pin處優化後仍然落差很多時，我會選拱很多個小的。

要是我的话，也会选择尽量在出线处做到最小误差。