EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 大家来看看为啥铺动态铜后出现有的过孔避让而有的没有呢

大家来看看为啥铺动态铜后出现有的过孔避让而有的没有呢

查看数: 775 | 评论数: 2 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

twffwt

发布时间: 2012-9-1 14:13

正文摘要:

就是在顶层用地包振晶，结果出现这样的情况，就是所有到地的过孔都没有避让

twffwt 发表于 2012-9-1 18:21

peiming_vip 发表于 2012-9-1 14:24
# u6 |2 v+ Z$ \' I9 C P不知道是你没有表达清楚，还是我理解能力有问题。
7 a2 r+ @& U% ~3 S( D: ^
0 f2 l% ^5 _- ~) |% U用地铺铜，所有到地的过孔都没有避让？既然是同一个 ...

非常感谢，明白了

peiming_vip 发表于 2012-9-1 14:24