pads Logic创建好的一个封装,在添加到原理图时出现如图的提示,,是什么原因呀,,是不是我哪里没弄好????
查看 »
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-11-28 23:34 , Processed in 0.156250 second(s), 28 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050