4 顆的排列應該是：

• CS0 + DQ0 ~ DQ15
• CS0 + DQ16 ~ DQ31
• CS1 + DQ0 ~ DQ15
• CS1 + DQ16 ~ DQ31
  4 U* ^3 P* w' D$ _" i( a

/ K8 c% g: o- K: D3 N& N* a( x總線寬度 32 bit + Chip Select (nCS) x 2
3 R8 a4 M  ^3 B, K! B2 q# b. v; J3 K& u
% ^: b2 K& _- S4 K; f  |3 f
) M/ T- C( p8 [9 q

huo_xing 发表于 2024-6-19 13:59
1. interleave和rank是两个概念。rank是CPU处理的数据位宽（32/64）。2. interleave是cpu读取ddr颗粒的技 ...

5 j% e+ q# t& a: }多谢答疑解惑，我看到也是越来越少了，基本都是64通道的

超級狗 发表于 2024-6-18 17:13
補充一下：
& r: g* L$ I+ g8 D$ u! P嚴格來說，32 位元雙通道並不等同於 64 位元，而是兩個 32 位元通道交錯（Interleave）使用 ...

& G' W: @+ R% [* m1. interleave和rank是两个概念。rank是CPU处理的数据位宽（32/64）。2. interleave是cpu读取ddr颗粒的技术，对应的是日常说的通道数（channel）。32bit的cpu也可以用interleave技术来读取数据。
3. 现在很多cpu是64bit的，但是ddr还是32bit。这样cpu需要读取两次ddr才能组成一次cpu数据处理长度，主要是考虑设计成本。应用在要求不高情况


+ [# r( M* O  l/ r7 E

Csec 发表于 2024-6-19 12:00
谢谢版主的贴心回复，还想多问一句，一般什么情况下会用这种复用的架构呢。主控芯片不支持64位的情况下吗

) u# |" B- [9 j4 y記得踢哀（TI）的 OMAP 4 處理器，同時支援 64 位元單通道和 32 位元雙通道，有無支援具體就得看處理器規格書。以前看過一篇研究報告，32 位元雙通道的效能上好不過 30%，實測大多只增加十幾個百分點罷了，和軟件的行為有極大的關係。大規模讀寫內存時，效能才會顯著，但誰會無聊到沒事在那邊猛搬運資料？


) X2 b$ F' C; _3 W4 s/ {
如果你的應用不在乎那十幾趴的效能。自然也沒必要這麼做。例如，電子紙（EPD）的反應速度很慢，有些電子書的設計，即便使用了 64 位元處理器，設計上都還是 16 位元單通道。線路佈局（PCB Layout）簡化後有機會四層板就搞定，降低成本對內卷的誘因更大。

9 z3 N  R  ~* q  u# K9 n
- Q1 y8 F" n, E

超級狗 发表于 2024-6-18 17:13
補充一下：
, O- A7 N# a& W8 Z嚴格來說，32 位元雙通道並不等同於 64 位元，而是兩個 32 位元通道交錯（Interleave）使用 ...

+ }5 S- ], ^' z3 I: V谢谢版主的贴心回复，还想多问一句，一般什么情况下会用这种复用的架构呢。主控芯片不支持64位的情况下吗

Csec 发表于 2024-6-18 10:10
& _) `) H! n9 u4 ?% S谢谢版主，这样做就是为了增加数据总线的宽度是吧，这样通过cs片选来进行选择，变成双通道64位？

補充一下：
嚴格來說，32 位元雙通道並不等同於 64 位元，而是兩個 32 位元通道交錯（Interleave）使用。在總線存取需要等待時間的情況下，這種方式反而效率會更高一些。
* F  r2 P% p5 Y  O! ^0 c

超級狗 发表于 2024-6-18 07:54
4 顆的排列應該是：

CS0 + DQ0 ~ DQ15

谢谢版主，这样做就是为了增加数据总线的宽度是吧，这样通过cs片选来进行选择，变成双通道64位？