sigrity power SI-ERC-Trace Imp/Cpl/Ref Check仿真耦合阻抗

查看数: 575 | 评论数: 3 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2024-6-3 14:36

各位大佬，请教一下，sigrity power SI-ERC-Trace Imp/Cpl/Ref Check 仿真耦合阻抗时，如图箭头位置第二层参考地不完整，软件不报阻抗参考平面不完整，是哪里参数还需要设置？. F' Q% l9 r' p9 }* ^" Y! ^ ) ...

回复

e1100 发表于 2024-10-16 09:38

645071325 发表于 2024-8-4 23:08/ l; O" H9 J. g& F0 y: U
这个信号有几个参考层，看下参考层结构，这里是不是不是参考你看到这个不连续的层。

siwave 是仿真出来的，sigrity不行

645071325 发表于 2024-8-4 23:08

这个信号有几个参考层，看下参考层结构，这里是不是不是参考你看到这个不连续的层。

siwave 是仿真出来的，sigrity不行详情回复发表于 2024-10-16 09:38

Getaway 发表于 2024-6-4 14:09

我也是刚开始学，也遇到这个问题

GMT+8, 2025-11-23 02:20 , Processed in 0.156250 second(s), 29 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册