找回密码
 注册
关于网站域名变更的通知

这个电路设计有没有 什么隐患

查看数: 819 | 评论数: 1 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2012-8-16 10:29

正文摘要:

左边是FPGA 输出的 数字高低电平,FPGA 最高输出3.3V。 74LV芯片供电电压为5V。 74LV 芯片 流向是  B-->A

回复

wx89489 发表于 2012-8-19 19:05
信号的两边的逻辑电平不一致,有可能有问题,我以前遇到过两边的逻辑电平不一致 带电插拔的时候74芯片挂了。% b4 g0 n0 s7 n5 C: U$ j
你这个是一个板子上的不知道会不会挂。 我觉得直接这样接可能有问题,保险的做法是IO不要直接对接,串个50欧不的限流电阻。
关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 22:27 , Processed in 0.140625 second(s), 28 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表