EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › bound相互重叠了，也不显示DRC错误

bound相互重叠了，也不显示DRC错误

查看数: 2031 | 评论数: 7 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

really2003

发布时间: 2011-12-31 13:59

正文摘要:

1. 为什么器件bound相互重叠了，也不显示DRC错误呢？是不是哪里设置要打开以下？" W a: W5 o& p" f 1 E* H, N/ {- L( F! m5 w d 5 j! r7 {5 W n; Q 2. 哪里需要 ...

really2003 发表于 2012-1-5 12:29

多谢版主
勾选package to package为on，然后把display-color中的stack-up中的Package-TOP中的DRC打开，就可以实时显示了。多谢多谢

wpcgood 发表于 2012-1-4 15:25

如果两个器件一个高，一个矮也有可能不爆出DRC

rx_78gp02a 发表于 2012-1-4 12:56

really2003 发表于 2012-1-4 12:12
6 k7 @% l9 S. @7 Q* p封装有做PLACE_BOUND
4 O3 x2 e+ M$ T9 W9 idisplay-color中的drc也全开+ }* M2 ]* ^% X) L5 G+ _
规则设置DRC不知道具体是哪个要打开，

有两种，一个是pin到pin的距离约束，主要是防止短路，需要在constrain中设置smd pin 到smd pin的距离，然后在setup——constrain——modes中的spacing modes中勾选smd pin to smd pin。
另外一个是检查两个器件是否重叠，需要用到place bound top/bot，至于是顶层还是底层，要更具你的器件而定，这个规则只要是两个器件的place bound层相互重叠就会报警，同样需要打开检查开关，在setup——constrain——modes中的design modes（package）中勾选package to package为on（其中on为实时监测，只要触犯规则就报警，batch为只有点击update drc才监测报警，off是不监测，违反规则不报警）

really2003 发表于 2012-1-4 12:12