EDA365电子论坛网»电子社区 › 研发技术版块 › 信号完整性SI/PI仿真 › 这个PCI-E差分信号的电阻是如何接的？

这个PCI-E差分信号的电阻是如何接的？

查看数: 1393 | 评论数: 3 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

jiangchun9981

发布时间: 2011-12-25 10:44

正文摘要:

* q. J" X7 v1 M7 n. _- N( P3 h: Y# D) E) L # N+ F8 {, B2 Q0 r: H- a1 Q " c7 i# f1 {6 v- `$ e- C* I+ Z" A: r" O 如手册里说的几个100欧的差分电阻是怎么接的？这里差分线的PULL DOWN ，PULL UP指 ...

回复

bruce8949 发表于 2012-2-1 11:26

,确实如此！
如果hw design需要注意的地方，pdf会详细说明的

jiangchun9981 发表于 2012-1-12 10:31

非常感谢！查找过很多资料了，特别找到是TI关于电平匹配方面到文档，确实是如2楼说的，可以直接链接就可以了。芯片(in chip)内部已经有匹配电阻了。

beyondoptic 发表于 2012-1-7 16:00

这里的100ohm是指PCIE2的100ohm差分阻抗，上下拉是指CML电路内部已经匹配好的电路，你做PCB设计不用关心那个。这个PCIE带了均衡和加重。

评分

参与人数 2	贡献 +12	收起理由
jiangchun9981	+ 2	赞一个!
forevercgh	+ 10	赞一个!

查看全部评分

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 15:10 , Processed in 0.171875 second(s), 30 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册

这个PCI-E差分信号的电阻是如何接的？

正文摘要:

回复

评分

推荐内容 /1