邏輯閘（Logic Gate）輸入和輸出端間接了反饋電阻（Feedback Resistor），能為邏輯閘（Logic Gate）特性以外，多提供一些輸入電壓的遲滯（Hysteresis）效果。
/ y7 `2 j, Q3 _4 W1 u1 `

多些遲滯（Hysteresis）能減少訊號毛刺（Glitch）的問題。這種作法，在施密特觸發（Schmitt Triger）邏輯閘（Logic Gate）不普及的年代，有不少人會這樣設計；施密特觸發（Schmitt Triger）邏輯閘（Logic Gate）普及之後，如果有人嫌遲滯（Hysteresis）效果不夠時，偶爾還是見到有人會這樣做。

! x2 y0 Y% x6 ?  P) h這電路在一般情況下不會有問題，但遲滯（Hysteresis）的反面效果就是會讓反應變慢，在高速應用是不建議這樣做的。

, R3 R! H& {' r0 x

超級狗 发表于 2022-8-19 07:56
; ^7 b, @' U+ v" l3 R2 i邏輯閘（Logic Gate）輸入和輸出端間接了反饋電阻（Feedback Resistor），能為邏輯閘（Logic Gate）特性以 ...

- @) b$ A* H! P( H. Q& V: u实力太雄厚了，受教了

:hug::hug::hug::hug:

应该是负反馈吧，运放的输出端接到反向输入端一般是负反馈！比较常用。

反相器输出端与输入端之间联接电阻，构成负反馈放大器。该电路增益大致上等于R3除以信号源内阻。
% A: Q6 E% k5 L该电路是四个反相器并联输出，可能是为了增加输出电流。但这样做有一定危险：各反相器参数有差异，A1A2两输入端电压相同，Y1Y2可能一个输出高电平一个输出低电平，Y1Y2又联接在一起，此时会造成两个反相器内部输出电路短路，使管子功耗大为增加。最好不要这样使用。

把电原理图画出来吧。谁能知道你的 “输入和输出之间串电阻” 串到哪里去了？