1拖9的DDR3的S参数异常

查看数: 483 | 评论数: 4 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2022-7-19 17:39

C:\Users\ZHENGK~1.YAN\AppData\Local\Temp\企业微信截图_16582226212976.png + U/ D# I# u- A& y' w' L: F5 q

meteor066 发表于 2022-12-26 16:30

这种一驱多的拓扑，若全设置好了50欧盟端接，（假设一个主控驱动4颗DDR颗粒）那岂不是在DDR端本来就会产生负反射？

dzkcool 发表于 2022-7-19 18:45

说明地址、时钟线的回损比较大，多节点比较多，阻抗不连续性是会比较严重

风车车等风 发表于 2022-7-19 18:37

阻抗，端接设对了?

芦根苏木 发表于 2022-7-19 18:18

是不是哪里操作不当

电子产业链人脉资源都在这里！: 纸质名片易丢失、客户信息难管理？Elink+数字名片帮您实现智能人脉管理，助力企业守护客户资源、提升企业形象。免费使用>>

GMT+8, 2025-7-11 18:59 , Processed in 0.109375 second(s), 28 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册

回复