本帖最后由 db-_- 于 2022-3-31 18:09 编辑 lvlj 发表于 2022-3-31 11:33 有的板子没摆好,大概率是以下几种情况: 1、器件的库原点不在中心,大概率会出界,因为放器件都是根据中心点放的。 2、原理图库画的很小,但是PCB封装实际上很大,也有可能会出界。 3、原理图库一个symbol分成了多个,U1-A,U1-B等等,也有可能会出界。 4、如果是HDL,export physical 时必须勾选第三个勾,backannotate packaging properties to schematic Canvas才可以。 如果是全都乱了,出现这种情况,可以把EXP和BRD文件(需要器件全都放下来,可以删去所有走线)发我看看。kittledeng@126.com 报错问题,请把错误打印放上来。 目前V1.6及以前的版本,如果原理图里面每页的名称没有数字,是会报错的,因为获取不到页数。已在3.24号的v1.7版本解决,可以试试新版本。 |
|
V1.9更新 修正了由于原理图不规范导致出现page number为空的问题。 建议使用ORCAD CAPTURE CIS的朋友,注意page number的设置。我没用过CIS,请自行研究。 附件
db_place_by_sch.rar
(13.27 KB, 下载次数: 220)
|
本帖最后由 db-_- 于 2025-4-21 17:57 编辑 AsherL 发表于 2025-4-21 17:53 是allegro.ilinit文件,不是allegro.ini文件。 如果没有的话,新建一个新的就可以。 |
哇,能发一份最新的文件给孩子吗,积分不够 1325387812@qq.com,感谢大佬! |
| 看看先。。。。。。。。。。 |
hjseek 发表于 2022-3-7 10:56 写吧。每个人思路不一样。而且后期优化、修复BUG或者更新功能,肯定还是改自己的最方便。 |
我靠,你把我在写的Skill写完了,那我的还要不要继续写呢![]() |
| 补充内容 (2022-8-10 09:24): V1.9更新 修正了出现strlen或者atoi报错的问题。见170楼 这个错误怎么解决? |
| 赞。。。。。。。。。。。。。。。 |
一掊pou 发表于 2025-8-13 10:54 解决了,感谢感谢,好用 |
一掊pou 发表于 2025-8-13 10:54 有很多可能,列几个常见的 1、你的skill目录设置不对,可以通过控制台输入skill getSkillPath查看。 2、你的allegro.ilinit里面有错误,停在了你加入行的前面。可以把加载我的文件放在靠前试试。 3、看看文件名是否输入对了。 |
|
请问 文件已放到skill目录下,allegro.ilinit下也加上了load("place_by_sch.ile" "db"),但是在PCB调用的时候提示Command not found: plcbysch,是为啥 |
| 真棒的skill 謝博主 |
|
学习学习学习学习 |
| 很好,谢谢分享 |
db-_- 发表于 2025-06-28 10:43:49 重叠的器件确实在Exp中不存在,是因为这些器件在原理图中的AB两个属性的位号不同。1只保留一个属性2两个属性位号一致(网上有如何分别删除两个属性的介绍) |
韶年shawn 发表于 2025-6-27 16:44 那就是原理图输出的EXP文件和PCB不同步,别人也遇到过,但是我不知道别人咋解决的。 如有解决办法了,欢迎分享。 |
db-_- 发表于 2025-06-25 17:56:25 1、重叠器件的位号确实在Exp中无法搜索到,不知道为什么这样子 2、sch page number有固定的值无空值 |
db-_- 发表于 2025-06-25 16:06:20 还有一个是报错,我把原理图某些页删掉,就可以倒进去,倒是还会出现器件重叠在page 交叉点上 |
db-_- 发表于 2025-06-25 16:06:20 公司高度保密只能传入,不能导出????。能不能发一下1.9版本尝试一下。邮箱571267695@qq.com |
/1
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-11-22 01:53 , Processed in 0.203125 second(s), 33 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050