找回密码
 注册
关于网站域名变更的通知

[SKILL分享]:根据原理图页码和相对位置放置器件(支持Capture CIS和HDL)

查看数: 34639 | 评论数: 439 | 收藏 70
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2022-3-4 17:48

正文摘要:

本帖最后由 db-_- 于 2022-3-11 10:11 编辑 2022.3.9 v1.6 修正没有画OUTLINE导致的报错。见一楼附件。 2022.3.8 v1.5 修正HDL page坐标问题,旋转角度问题,并加快HDL速度。见一楼附件 2022.3.7 v1.4 加快放置 ...

回复

db-_- 发表于 2022-3-31 11:44
本帖最后由 db-_- 于 2022-3-31 18:09 编辑
lvlj 发表于 2022-3-31 11:33
好奇怪,有的板子能摆好,有的板子没有按照框的范围摆,很乱,有的板子还报错,可能还是有些bug,本人不懂s ...

有的板子没摆好,大概率是以下几种情况:
1、器件的库原点不在中心,大概率会出界,因为放器件都是根据中心点放的。
2、原理图库画的很小,但是PCB封装实际上很大,也有可能会出界。
3、原理图库一个symbol分成了多个,U1-A,U1-B等等,也有可能会出界。
4、如果是HDL,export physical 时必须勾选第三个勾,backannotate packaging properties to schematic Canvas才可以。

如果是全都乱了,出现这种情况,可以把EXP和BRD文件(需要器件全都放下来,可以删去所有走线)发我看看。kittledeng@126.com

报错问题,请把错误打印放上来。
目前V1.6及以前的版本,如果原理图里面每页的名称没有数字,是会报错的,因为获取不到页数。已在3.24号的v1.7版本解决,可以试试新版本。

点评

确实是原理图页码的问题!已经解决了,感谢楼主!另外导EXP时要选occurrence properties  详情 回复 发表于 2022-4-1 09:18
感谢楼主这么详细的解答,我先看看是不是原理图没页码的原因  详情 回复 发表于 2022-4-1 08:46
db-_- 发表于 2022-8-10 09:22
V1.9更新
修正了由于原理图不规范导致出现page number为空的问题。

建议使用ORCAD CAPTURE CIS的朋友,注意page number的设置。我没用过CIS,请自行研究。

附件
db_place_by_sch.rar (13.27 KB, 下载次数: 220)

点评

楼主,能分享v1.9到邮箱1156148524@qq.com吗,万分感谢  详情 回复 发表于 2025-3-12 17:13
,大佬抱大腿,发一份吧,没威望。  详情 回复 发表于 2025-1-3 17:13
111111111111111111111111  详情 回复 发表于 2024-11-4 16:26
积分不够 大佬能分享一下吗  详情 回复 发表于 2024-6-30 15:15
大佬可以发一份给我? 谢谢  详情 回复 发表于 2022-10-5 18:05
db-_- 发表于 2022-4-12 13:35
v1.8 修正extent太小导致器件重叠的问题。
place_by_sch.rar (13.26 KB, 下载次数: 74)

点评

感谢分享....太好了.  详情 回复 发表于 2022-6-13 09:51
17.4的版本,105个器件全叠在一起。楼主看能不能帮忙解一下?每页都是这样。  详情 回复 发表于 2022-4-20 18:44
楼主你好,17.4的版本,使用这个软件,每页的器件都会重叠在一起。是否需要其他设置?  详情 回复 发表于 2022-4-20 18:30
db-_- 发表于 2025-4-21 17:56
本帖最后由 db-_- 于 2025-4-21 17:57 编辑
AsherL 发表于 2025-4-21 17:53
求助,在allegro.ini文件中添加load("db_place_by_sch.ile" "db")以后再打开软件,ini文件又恢复成原来了, ...

allegro.ilinit文件,不是allegro.ini文件。
如果没有的话,新建一个新的就可以。
初见mei 发表于 2022-12-12 16:13
哇,能发一份最新的文件给孩子吗,积分不够1325387812@qq.com,感谢大佬!
fymbl 发表于 2022-5-25 09:10
看看先。。。。。。。。。。
db-_- 发表于 2022-3-7 11:19
hjseek 发表于 2022-3-7 10:56
我靠,你把我在写的Skill写完了,那我的还要不要继续写呢

写吧。每个人思路不一样。而且后期优化、修复BUG或者更新功能,肯定还是改自己的最方便。
hjseek 发表于 2022-3-7 10:56
我靠,你把我在写的Skill写完了,那我的还要不要继续写呢

点评

亲,还记得核心代码是什么吗?我一直没找到place的functions

  详情 回复 发表于 2024-2-26 15:33
我也是啊,今年准备写的  详情 回复 发表于 2022-3-7 12:19
写吧。每个人思路不一样。而且后期优化、修复BUG或者更新功能,肯定还是改自己的最方便。  详情 回复 发表于 2022-3-7 11:19
kgeneral 发表于 2025-11-20 10:26
补充内容 (2022-8-10 09:24): V1.9更新 修正了出现strlen或者atoi报错的问题。见170楼 这个错误怎么解决?
qawsedfffrr 发表于 2025-9-2 09:40
赞。。。。。。。。。。。。。。。
一掊pou 发表于 2025-8-13 14:21
一掊pou 发表于 2025-8-13 10:54
请问 文件已放到skill目录下,allegro.ilinit下也加上了load("place_by_sch.ile" "db"),但是在PCB调用的时 ...

解决了,感谢感谢,好用
db-_- 发表于 2025-8-13 11:02
一掊pou 发表于 2025-8-13 10:54
请问 文件已放到skill目录下,allegro.ilinit下也加上了load("place_by_sch.ile" "db"),但是在PCB调用的时 ...

有很多可能,列几个常见的
1、你的skill目录设置不对,可以通过控制台输入skill getSkillPath查看。
2、你的allegro.ilinit里面有错误,停在了你加入行的前面。可以把加载我的文件放在靠前试试。
3、看看文件名是否输入对了。



一掊pou 发表于 2025-8-13 10:54
请问 文件已放到skill目录下,allegro.ilinit下也加上了load("place_by_sch.ile" "db"),但是在PCB调用的时候提示Command not found: plcbysch,是为啥

点评

解决了,感谢感谢,好用  详情 回复 发表于 2025-8-13 14:21
有很多可能,列几个常见的 1、你的skill目录设置不对,可以通过控制台输入skill getSkillPath查看。 2、你的allegro.ilinit里面有错误,停在了你加入行的前面。可以把加载我的文件放在靠前试试。 3、看看文件名是  详情 回复 发表于 2025-8-13 11:02
一掊pou 发表于 2025-8-13 10:52
请问 文件已放到skill目录下,allegro.ilinit下也加上了load("place_by_sch.ile" "db"),但是在PCB调用的时候提示Command not found: plcbysch,是为啥
jayasa 发表于 2025-7-30 01:27
真棒的skill 謝博主
一掊pou 发表于 2025-7-22 22:04
学习学习学习学习
loveluo 发表于 2025-7-22 21:59
很好,谢谢分享
韶年shawn 发表于 2025-6-28 18:40
db-_- 发表于 2025-06-28 10:43:49


那就是原理图输出的EXP文件和PCB不同步,别人也遇到过,但是我不知道别人咋解决的。
如有解决办法了,欢迎分享。


重叠的器件确实在Exp中不存在,是因为这些器件在原理图中的AB两个属性的位号不同。1只保留一个属性2两个属性位号一致(网上有如何分别删除两个属性的介绍)

“来自电巢APP”

db-_- 发表于 2025-6-28 10:43
韶年shawn 发表于 2025-6-27 16:44
1、重叠器件的位号确实在Exp中无法搜索到,不知道为什么这样子
2、sch page number有固定的值无空值

那就是原理图输出的EXP文件和PCB不同步,别人也遇到过,但是我不知道别人咋解决的。
如有解决办法了,欢迎分享。
韶年shawn 发表于 2025-6-27 16:44
db-_- 发表于 2025-06-25 17:56:25


早期开发的程序确实有一些BUG,错误处理也不太友好,非常感谢热心群众提的问题,这些问题也暂时只能从源头上规避掉。

器件都重叠在一起,直接原因是没找到坐标。只有两个地方需要确认1、EXP和原理图是否关联上了。确认方法:打开EXP文件,搜索你要的位号,看看能找到吗?能找到的话看看这一行有没有中文、空格,这些也会影响使用。
2、用place manual看看,你要的位号的page是不是为有确定的数字,不能是空。比如下图,只有4、6、9、10,这是没有问题的。


1、重叠器件的位号确实在Exp中无法搜索到,不知道为什么这样子
2、sch page number有固定的值无空值

“来自电巢APP”

点评

那就是原理图输出的EXP文件和PCB不同步,别人也遇到过,但是我不知道别人咋解决的。 如有解决办法了,欢迎分享。  详情 回复 发表于 2025-6-28 10:43
韶年shawn 发表于 2025-6-25 16:36
db-_- 发表于 2025-06-25 16:06:20


如果page number确定有的话,可以把brd删去敏感信息和exp文件发给我邮箱 我看看。kittledeng@126.com


还有一个是报错,我把原理图某些页删掉,就可以倒进去,倒是还会出现器件重叠在page 交叉点上

“来自电巢APP”

点评

早期开发的程序确实有一些BUG,错误处理也不太友好,非常感谢热心群众提的问题,这些问题也暂时只能从源头上规避掉。 器件都重叠在一起,直接原因是没找到坐标。只有两个地方需要确认1、EXP和原理图是否关联上了  详情 回复 发表于 2025-6-25 17:56
韶年shawn 发表于 2025-6-25 16:20
db-_- 发表于 2025-06-25 16:06:20


如果page number确定有的话,可以把brd删去敏感信息和exp文件发给我邮箱 我看看。kittledeng@126.com


公司高度保密只能传入,不能导出????。能不能发一下1.9版本尝试一下。邮箱571267695@qq.com

“来自电巢APP”

关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 01:53 , Processed in 0.203125 second(s), 33 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表