EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › allegro 17.2 约束规则始终不能更新

allegro 17.2 约束规则始终不能更新

查看数: 1566 | 评论数: 6 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

thinkzero

发布时间: 2021-8-12 10:37

正文摘要:

本帖最后由 thinkzero 于 2021-8-12 10:45 编辑 ! K3 Y( F+ L0 @! s/ r 5 q- w6 q8 |! f; e0 y5 ? 问题： 0 M) f4 Z( O6 o/ P" q 设计中之前设置了相对等长，后来需要调整，但是在规则设计中已经删除该等长规则 ...

回复

miller678 发表于 2021-8-13 10:42

请问楼主调等长的时候 gap in use 遇到过是0的问题吗？在约束力需要设置哪个gap能调整过来，也是17.2版本。谢谢。

舞所畏 发表于 2021-8-12 16:49

为什么要删、能把答案共享出来吗

“来自电巢APP”

点评

thinkzero

之前的相对延时约束直接在Net 中针对目标线设置的，所以在上面的ECset 中看不到。示例如图 [attachimg]322972[/attachimg][attachimg]322974[/attachimg][attachimg]322973[/attachimg] 详情回复发表于 2021-8-13 09:32

thinkzero 发表于 2021-8-12 15:38