|
本帖最后由 shark4685 于 2011-6-3 15:03 编辑 一般的数字信号都只有一个VIH,和VIL,就是一个判决高电平,一个判决低电平. DDR是一个比较特殊的群体+ c1 @ D, ]- V1 D1 w3 i
信号的上升沿是VIL(dc)第一次到达VIH(dc)时间,为上升沿飞行时间,当信号冲高到VIH(ac)回落到VIH(dc)的时候为判别电平持续的时间.如果这个信号是DDR时钟,用上升沿去判别数字信号的的0跟1的话,他的裕量就会更大!这也是DDR的优势. + e- x- E4 Q0 ]' q; z" a* g8 l |
| 应该相差不大吧,具体的我也想知道。 |
/1
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-11-23 02:20 , Processed in 0.140625 second(s), 29 queries , Gzip On.
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050