找回密码
 注册
关于网站域名变更的通知

allegro 16.2 在win7里导入网表的问题!

查看数: 4615 | 评论数: 16 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2011-4-23 12:40

正文摘要:

烦请有人给指导一下!6 ]7 b# R  D, h% p 在原理图中DEC与生成NET LIST 都没有报错! 7 a8 I  t1 W7 m) h) w小弟在这先行谢谢各位!8 Z& C/ X. S6 R% G 如图: " X6 `- O% S8 z* ^: X& L 2 ...

回复

kindman114 发表于 2013-8-22 23:02
已解决,是导入logic的时候最后Import directory路径设置不对,应该把路径设置到netlist所在的路径,也就原理图文件夹下allegro的路径。
kindman114 发表于 2013-8-22 22:28
还是没有解决。
jesse_hom 发表于 2012-11-26 16:02
请问下楼主的问题是怎么解决的呀烦请有人给指导一下!
! n6 e- l% N+ ^0 [- y" C
+ s; }1 z" b9 e  M9 ]( F
jesse_hom 发表于 2012-11-26 15:33
你这个问题是怎么解决的呢?我的问题和你一样
Able 发表于 2012-6-19 23:52
可以强行导入看看,没有FLASH的过孔元件是放置不出来的,全部停在库里
Able 发表于 2012-6-19 23:45
封装的路径,封装的焊盘,封装命名不能用这些字符'#%&()*+-./:=>?@[]^_`|'( N( t:
南林维京 发表于 2011-11-24 13:08
六楼的封装没有找到,看看是不是封装的路径不对,或者封装的焊盘不对,,又或是封装改名了之类的
youzizhile 发表于 2011-11-24 12:08
需要以管理员身份运行程序就可以
czypf 发表于 2011-11-15 10:37
求这个问题的解决方法。。。。谢谢。。。。
dtingsz 发表于 2011-6-8 19:23
这种问题如何解决。按照你说的方法去检查了。导入网络还是0原件,封装路径设置OK
hdjun 发表于 2011-6-8 18:27
请问楼主,如何解决的,你的Cadence在Win7下可以仿真吗??
52layout 发表于 2011-5-3 10:11
1、输出网表时有没有错;' _6 a2 Q' H% c1 H. _  S
2、输入网表时一错误,在file\viewlog里仔细查看;
! L3 K2 X/ l  v  `3、在TOOL里放置时,能否看到元件个数;
3 \! ~/ u1 |6 T5 b/ P0 F/ }4、在手动放置的时候,如出现问题,请查看输入命令窗口的提示。9 S' m2 f2 A  P% W/ y8 }
我就是这么做的!
dhdnhuizi 发表于 2011-5-1 14:05
Cadence Design Systems, Inc. netrev 16.0 Fri Apr 29 11:35:19 2011- ]4 R7 g5 {+ t$ B" x
(C) Copyright 2002 Cadence Design Systems, Inc.
0 X7 [" c; J8 w, k------ Directives ------
/ M( h& ~" z( a# H- r4 Q: oRIPUP_ETCH FALSE;
4 f+ G7 k. x! JRIPUP_SYMBOLS ALWAYS;# \3 z, W3 H' H+ {
Missing symbol has error FALSE;5 S8 n( b3 R2 I
SCHEMATIC_DIRECTORY 'Z:/project/907/A1';: W; x8 s+ \; v+ v
BOARD_DIRECTORY '';0 [$ H4 F, i4 D1 {" K
OLD_BOARD_NAME '907.brd';
4 _' }* `( ?# a8 d7 {, u4 bNEW_BOARD_NAME '907.brd';
  u8 k0 I, l; f3 a/ aCmdLine: netrev -$ -i Z:/project/907/A1'  -y 1  -z Z:/project/907/A1' /#Taaaaaa02688.tmp
; Z7 E  @' c# r, `/ t" [------ Preparing to read pst files ------$ M( B4 Q# v9 W' n) D

4 G" Z& C2 I0 F: Y: E+ R# R6 K6 B#1   ERROR(24) File not found" X$ ]% J! U2 q* q$ x3 V
     Packager files not found+ f" o2 \: P8 B- d
#2   ERROR(102) Run stopped because errors were detected" z: n4 _3 L  c0 f8 Z5 t" z
netrev run on Apr 29 11:35:19 2011
, C& _# y( s1 g: c0 R   COMPILE 'logic'7 \2 v5 H( O. ~$ u  h2 H4 `
   CHECK_PIN_NAMES OFF
9 R; U" u4 c6 M% }5 [   CROSS_REFERENCE OFF/ b' _' F0 j6 @" ?
   FEEDBACK OFF& N; {$ f, I% o$ Y( n& |0 |. u
   INCREMENTAL OFF
/ ^9 Z% d0 w( P. G   INTERFACE_TYPE PHYSICAL% ]$ }4 w4 K1 h$ v8 z- ^- S( Y
   MAX_ERRORS 500
: G! n, v! p# t! e2 J3 j) N  c   MERGE_MINIMUM 5- E1 S' i  i" _) T7 n- x" G
   NET_NAME_CHARS '#%&()*+-./:=>?@[]^_`|'
# ~" Z$ @5 e2 R   NET_NAME_LENGTH 246 j* ~5 W; w% w: S4 O2 N$ l
   OVERSIGHTS ON
2 }: }9 A$ e( _. a/ Q* a   REPLACE_CHECK OFF
3 y2 U( n7 F1 d- v5 d. R   SINGLE_NODE_NETS ON4 s. G  Z6 M, p7 q% L& F, [
   SPLIT_MINIMUM 04 X1 i0 Q% c. |9 u2 L4 m
   SUPPRESS   204 }$ l+ N$ w3 Z' _& m
   WARNINGS ON0 c7 Q3 t( M0 d: |6 K( }4 Q! L
  2 errors detected% N% f8 t  W' |8 q$ a7 U
No oversight detected
) O6 J9 w; E- V- I1 y2 YNo warning detected7 `+ q( \; X" Z  Y# `
cpu time      0:00:29
# ^  A1 U  m+ J8 F+ O0 l) g, celapsed time  0:00:00% N5 R, K0 `3 v! h
- \9 U7 i; D5 {
你好,上面是我将网表导入allegro时出错,情形和楼主的一样,到现在还没找到原因,希望楼主指点一下,谢谢!
: N7 T- Y) L5 _5 \7 d封装是我自己做的,PAD和PSM路径也都设置好了,就是网表无法导入allegro.
52layout 发表于 2011-4-25 12:39
你可是把你的错误发上来看看好吧,我也是初学,我们一起搞,兴许都能够解决的!
关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2026-4-18 23:13 , Processed in 0.125000 second(s), 30 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表