EDA365电子论坛网

标题: 请教ALLEGRO DRC和孔的问题 [打印本页]

作者: tyoliver    时间: 2021-1-3 09:29
标题: 请教ALLEGRO DRC和孔的问题
就比如我在第一层的某个坐标打添加了一个网络的via 但是这个via会和内层的别的网络的线有干涉,这个时候我只有切换到干涉的那一层,或者打开全局的DRC 我才能看到DRC报错
# }) u" n" E( M0 s# r
" Q9 j" i: e" j5 }1 @所以 有没有一个设置可以禁止在线路上添加不同定义的via  就好比 我的走线如果不够窄,那么DRC设置会让线走不出来/ b6 i( _% [, L" e

: j" A5 q. m: T4 m6 Lvia是否可以和线一样 如果是要产生DRC的话,就不能打孔

/ ?$ ?( j3 Z0 M+ j. K
作者: lqiss1987    时间: 2021-1-4 09:18
打孔的时候 选择 hug only 模式就可以。: d4 ~4 e# i1 Z" W& e

作者: lqiss1987    时间: 2021-1-4 09:21
F:\qycache\1
作者: lqiss1987    时间: 2021-1-4 09:26
走线时候参考这个图片: \9 k4 D  E7 S/ n1 d

微信图片_20210104092006.png (19.09 KB, 下载次数: 1)

微信图片_20210104092006.png

微信图片_20210104092006.png (19.09 KB, 下载次数: 1)

5

5

作者: 鲫鱼3525    时间: 2021-1-4 21:36
学习楼上。




欢迎光临 EDA365电子论坛网 (https://bbs.eda365.com/) Powered by Discuz! X3.2