找回密码
 注册
关于网站域名变更的通知

【Sigrity】SystemSI仿真中DDR

查看数: 1351 | 评论数: 5 | 收藏 0
关灯 | 提示:支持键盘翻页<-左 右->
    组图打开中,请稍候......
发布时间: 2020-11-20 16:03

正文摘要:

麻烦问下大佬们Controller的DDR Training在SystemSI仿真中怎么设置?目前没设置DDR Training的眼图每bit都还OK,但是Byte就相位差距比较大: # L0 J: [( G8 B8 _/ A 1 a( B5 Q5 f1 L, C: d0 B

回复

allen_comm 发表于 2020-11-20 17:25
Cadence Sigrity 仿真很厉害
MarsonJ 发表于 2020-11-20 17:21
hyxs714154 发表于 2020-11-20 16:49) M2 z$ A+ [; f" S: z
软件没那么智能
5 Y- v) C! x8 o  q" O6 G/ ]6 _
大佬,那需要如何设置?是SystemSI里改还是IBIS里有可以改的设置?- k. t  v2 j) R
hyxs714154 发表于 2020-11-20 16:49
MarsonJ 发表于 2020-11-20 16:34# b4 @' V" j! U- l
是这里手动输入延时么?

5 {- X# s( l% ~, E4 a+ m7 G* j% S软件没那么智能

点评

大佬,那需要如何设置?是SystemSI里改还是IBIS里有可以改的设置?  详情 回复 发表于 2020-11-20 17:21
关闭

推荐内容上一条 /1 下一条

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )

GMT+8, 2025-11-22 11:14 , Processed in 0.171875 second(s), 29 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

快速回复 返回顶部 返回列表