硬件加速器的高性能芯片设计与验证

查看数: 569 | 评论数: 1 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2020-10-9 11:20

随着超大规模集成电路的发展，芯片数字电路的规模时钟保持快速增长的态势。这一发展趋势在给电路设计带来了巨大挑战的同时，也使得电路的仿真验证相比之前更为困难。当前在子模块设计阶段，设计人员主要采用软件模拟 ...

senlenced3 发表于 2020-10-9 13:10

如果采用FPGA原型系统进行验证，虽然整体验证系统可以全速运行，但是在发生运行异常需要寻找设计中错误点的时候，往往需要修改观测信号，而每次修改都意味着需重新综合整个设计

电子产业链人脉资源都在这里！: 纸质名片易丢失、客户信息难管理？Elink+数字名片帮您实现智能人脉管理，助力企业守护客户资源、提升企业形象。免费使用>>

GMT+8, 2025-11-24 18:43 , Processed in 0.187500 second(s), 28 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册

回复