高速信号线的AC耦合电容布线问题

lucien

在USB3.0或SATA III等高速差分接口设备，需要使用AC耦合电容，但有的资料说AC电容下面需要挖空，可以减小寄生电容，但这样阻抗不就不连续了吗？图中的做法对吗？对此比较疑惑，请大家指点。
: |% G$ _9 _  R' w& e0 }/ N5 X
' V9 [3 \' w  [) R0 C. v& S

lucien

刘平 发表于 2020-10-12 11:03
- u+ D; J' v4 [  r焊盘当做走线，焊盘那很宽，相当于走线变宽，这样阻抗变小了，现在挖铜让它隔层参考，参考距离变大，保持阻 ...

嗯嗯，明白啦，谢谢回答

刘平

焊盘当做走线，焊盘那很宽，相当于走线变宽，这样阻抗变小了，现在挖铜让它隔层参考，参考距离变大，保持阻抗。

guyuesheshou

学习学习

lucien

bizer178 发表于 2020-10-07 16:08:24
挖一层是要参考第三层或是更下层的参考平面
6 l4 \( V+ u) e" m- h因为Trace变大(电容 PAD)必须拉大距离,让阻抗不要变化这么大
! n9 R1 f/ r7 T最好还是用模拟软体跑过一次
, G, x- b9 i6 `, u! i4 V% T
参考
( @; S8 e+ ]6 K0 {, }( @; vhttp://www.edadoc.com/cn/technicalarticle/Show.aspx?id=452
/ a$ f" W8 h6 |8 S: ?http://murata.eetrend.com/article/2018-05/1001628.html

+ S- N9 ?& r7 Y" W1 U
% t3 j" E; O1 C% k6 P& e5 b嗯，看了参考文章，明白了很多，谢谢您

lucien

bizer178 发表于 2020-10-07 16:08:24
挖一层是要参考第三层或是更下层的参考平面
& h& y- l: n: c0 @: P因为Trace变大(电容 PAD)必须拉大距离,让阻抗不要变化这么大
最好还是用模拟软体跑过一次

参考
! h" ?6 j2 {" |8 Hhttp://www.edadoc.com/cn/technicalarticle/Show.aspx?id=452
% O, F  B  O$ h/ q9 Qhttp://murata.eetrend.com/article/2018-05/1001628.html

4 o6 M1 a5 t; C4 c可是我好像整体挖空了，这样就会有问题了吧？
, r) _+ k$ o, t; z

haveok

底下挖空是为了阻抗匹配，不挖空的话会降得比较多

bizer178

挖一层是要参考第三层或是更下层的参考平面
因为Trace变大(电容 PAD)必须拉大距离,让阻抗不要变化这么大
最好还是用模拟软体跑过一次

参考
% K0 K  ^& J1 d* x  k* ?& y! ahttp://www.edadoc.com/cn/technicalarticle/Show.aspx?id=452
5 E) g% Y8 K1 n6 ohttp://murata.eetrend.com/article/2018-05/1001628.html

lucien

这种处理方式是根据文档AN70707来进行操作的，但我比较疑惑。
* x9 W- S# h* x( L, \4 Z