EDA365电子论坛网»电子社区 › 研发技术版块 › 信号完整性SI/PI仿真 › 【DDR4仿真设置问题】Timing Budget

【DDR4仿真设置问题】Timing Budget

查看数: 1052 | 评论数: 4 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

MarsonJ

发布时间: 2020-9-28 10:38

正文摘要:

大佬们，请教一个DDR仿真设置的问题，DDR4这里Timing Budget设置，数据范围只能是0~0.5UI之间( k$ \" t2 s* B" s" C$ g2 Q( |3 b 但是规格书写的0.76UI MIN) z. v& M/ v. f8 o6 w8 C 这个是我理解错了还是需要如何 ...

MarsonJ 发表于 2020-9-29 15:34

木有人，太难了