EDA365电子论坛网»电子社区 › 研发技术版块 › 信号完整性SI/PI仿真 › 【原创】理性认识SQ的时序仿真功能（不断更新中）_如需 ...

【原创】理性认识SQ的时序仿真功能（不断更新中）_如需转载，请务必征得作者同意

查看数: 91788 | 评论数: 501 | 收藏 35

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

forevercgh

发布时间: 2008-4-24 09:58

正文摘要:

SQ所谓的时序仿真功能事实上是在一个测量和套用公式的过程。 " v1 ~% i) v2 i, v（想起allen版主的一句话：会用软件不代表什么，理解软件的工作原理才是正道----软件中计算的理论基础） 3 @) J6 |6 \0 [9 V7 T$ S ...

cousins 发表于 2014-1-16 17:31

hugeme 发表于 2013-12-16 16:062 ~9 l# X# A* P7 C5 d
问下，如果我们直接使用IBIS模型，外接测试负载，测量电压到VMEANS的时间是得到的bufferdelay还是得到的 ...

不要抓Vmeans
抓Vthreshold
timing 应该以读AC threshold和DCthreshold为准
通常是包含了TCO的，具体你可以咨询供应商
况且你再设计的时候一定会保证建立裕量和保持裕量，TCO通常是不会大于整体skew的

hero1380 发表于 2014-5-4 17:19

forevercgh 发表于 2008-5-20 12:37# `2 b5 U+ k; G
需要罗嗦一个问题，所有的参数的采样点都是pin，而不是die（大家基本都在使用的可不是裸片，没法die上直接 ...

如果说所有的参数的采样点都是pin，而不是die，对于测试来说是方便了，可是和allergo定义的first switch/settle time貌似die啊，如果是pin，那应该是对应图中红圈中的点，不知道我说的对不对。

rise1.png (112.6 KB, 下载次数: 24)

hugeme 发表于 2013-12-16 16:06

forevercgh 发表于 2008-4-24 10:38) f# T% @1 M# [: n2 S p* ]
兵马未动，粮草先行。
. s4 c+ L0 |- j4 n+ C( E) y先从时序分析的一些概念入手。- g" G; K; _6 S: K$ {# s

问下，如果我们直接使用IBIS模型，外接测试负载，测量电压到VMEANS的时间是得到的bufferdelay还是得到的就是包含logic delay的TCO呢？

青藤门下一走狗 发表于 2024-11-15 15:38

很有帮助

青藤门下一走狗 发表于 2024-11-13 11:38

学习一下

爱学习的小学生 发表于 2024-2-4 14:35

6666666666666666666666666666

123ad 发表于 2024-2-2 13:56

11111111111111111

EE_米饭吃的多 发表于 2022-10-27 14:55

11111111111111

轻尘的枫 发表于 2021-10-4 15:53

写的挺好，谢谢

fkuejtg 发表于 2020-9-4 13:45

不错不错

eileendong 发表于 2020-1-17 14:07

学习一下，谢谢分享

流光、溯雪 发表于 2018-11-27 09:16

knak kan

bingshuihuo 发表于 2018-9-17 08:42

厉害，膜拜下

dengbaba 发表于 2016-8-19 13:33

带板凳学习

hugowong 发表于 2016-5-19 23:20

学习学习

denianzhang 发表于 2016-5-9 19:47

谢谢分享！

dengbaba 发表于 2016-3-30 08:46

版主神人

brady.lu 发表于 2015-12-25 14:45

学习下........

帐号		自动登录	找回密码
密码			注册

【原创】理性认识SQ的时序仿真功能（不断更新中）_如需转载，请务必征得作者同意

正文摘要:

回复

推荐内容 /1