基于FPGA的时统模块可靠性该怎么设计？

查看数: 426 | 评论数: 2 | 收藏 0

关灯 | 提示：支持键盘翻页<-左右->

发布时间: 2020-4-13 14:15

高可靠性永远是计算机系统中必不可少的重要需求，尤其是对于整个系统中用来产生统一时间信号的专用设备来说，其可靠性和精准性非常重要。时统模块的功能就是保证整个系统处在统一时间的基准上，它接收时统站发来的时 ...

Balata 发表于 2020-4-13 14:33

时统信号对信号噪声非常敏感，因此时统模块设计最关键的技术就是抗干扰技术

sdsdwwwe22 发表于 2020-4-13 14:33

时统信号对信号噪声非常敏感，因此时统模块设计最关键的技术就是抗干扰技术。

电子产业链人脉资源都在这里！: 纸质名片易丢失、客户信息难管理？Elink+数字名片帮您实现智能人脉管理，助力企业守护客户资源、提升企业形象。免费使用>>

GMT+8, 2025-11-24 20:22 , Processed in 0.171875 second(s), 28 queries , Gzip On.

地址:深圳市南山区科技生态园2栋A座805 电话:19926409050

帐号		自动登录	找回密码
密码			注册

回复