EDA365电子论坛网»电子社区 › EDA工具&PCB设计 › Cadence Allegro论坛 › 如何把“器件内的引脚间距”和“器件与器件的间距”设置 ...

如何把“器件内的引脚间距”和“器件与器件的间距”设置成不同的值？

查看数: 1741 | 评论数: 7 | 收藏 1

关灯 | 提示：支持键盘翻页<-左右->

帖子模式

sy_lixiang

发布时间: 2010-3-25 16:19

正文摘要:

比如：$ S% W" i) m, D, m X* L 有一个器件封装，引脚间距0.95mm，中间间隙(Air Gap)0.35mm。! Z5 f. k9 d2 F+ d * O* w; O, I7 \' Y/ c) j 设计规则中电源线与其它走线间距设为0.508mm，那这样报如图 ...

回复

CAD_SI 发表于 2010-4-2 22:28

设了之后封装内的PIN之间就不会报DRC了

sy_lixiang 发表于 2010-4-2 08:24

楼上兄弟给加个属性，这个还没设置过，不太清楚是干什么用的。。。

但看字面的意思是“元件内相同网络引脚不显示DRC”，是不是这个意思啊？

CAD_SI 发表于 2010-4-2 00:28

Edit->Properties
Find:symbols

zhuyt05 发表于 2010-4-1 12:04

也许把器件引脚画个constraint area，另设一个约束，估计也可以，但没有尝试。。。
8 c/ e/ E' y4 e& x7 C9 u, s3 v4 I% r' R- }# F% K- F u
其实这问题应该很常见 ...# Q- c5 y: N5 m. ]. j
sy_lixiang 发表于 2010-3-26 16:32

这个方法可行,偶就是这么做的

sy_lixiang 发表于 2010-3-26 16:32