replyreload += ',' + 1670617; 本帖最后由 YC_Milton 于 2019-12-26 14:28 编辑 " Z1 s0 ^! Y2 |% K* B2 ]# ~. _ . p! A, s0 P8 @. i# m[allegro16.6][8层]双DDR3的980TDI2(5CSEB2U23I7S+COM40+DDR3)pcb文件 ...
查看 »
关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号-1 )
GMT+8, 2025-11-27 04:04 , Processed in 0.203125 second(s), 29 queries , Gzip On.
深圳市墨知创新科技有限公司
地址:深圳市南山区科技生态园2栋A座805 电话:19926409050