lynnzhen 发表于 2019-5-6 15:42
9 \6 @2 }" V9 _& N9 j看了一下，下层没有其他信号
$ Z* o- d! w( r- Y导出封装看了下，封装上并没有keepout，而是后加的。

! W* o* }6 \$ C6 R你可以看防焊層  pad 有露銅    電感的 pad 加大  (因為電感規格變大)
因為pad 有補銅為了防止 pad過大
( o. u  p' k2 Q會造成過錫爐時零件歪斜
+ q& E0 E0 I$ |, i  q


6 e2 L8 W) P7 h! c# v

! O  y: `& D; j( Y; z0 C

上面讲的那些理论上的东西太多。要是设计IC芯片我不懂不说。只是设计pcb。这样设计对电路电流、焊接等稳定性没多大用处。看形状避开丝印线，可能是铜箔开窗提高焊接包锡量（增加电源载流量）。最好问问作者自己的想法。

这个就像电感下面不能穿其他走线一样，不铺铜也是为了降低电磁干扰。一般的做法是每层都挖空，有些做法是相邻层挖空，具体看PDG或者RD的要求。小功率的电感可以不这样做，但是电感下面不走线是必须的

第一次见 不明白这样做为何 坐等高手解答

大的功率电感下面清空有利于降低电磁干扰。

............

有图层与你铜箔图层冲突了

所以挖空是比较保险的方法

也可以不挖空，但是要确保没有电感两端之外的信号进入，因为电感对其他信号的影响回答，特别是高速，

还没见过这样做的，我个人觉得也没有这个必要。

! P! W" Y$ n4 q3 }( {; {4 ^这个图铜块太大了，一般不超过焊盘。

弦念 发表于 2019-5-5 16:35
这个是推荐做法？还是你自己做成这样的  没懂你的意思

9 M$ w# |( [5 v( ^3 V1 Q这是别人的操作，我亦是看不懂才粘过来，看看有没有能看的懂得
1 d* [8 G' e6 ?. N; @4 N( d

从没见过这样处理的，影响通流